Адресация матричной памяти

Адресация матричной памяти

Реферат

 

Изобретение относится к способу управления набором ячеек памяти или дисплеем с пассивной матричной адресацией, содержащими электрически поляризуемый материал, обладающий гистерезисом, преимущественно ферроэлектрический материал. Его использование позволяет получить технический результат в виде разработки протоколов подачи импульсов напряжения в функции от времени для управления шин х и у матрицы с пассивной адресацией в устройствах с постоянной памятью, характеризующихся кривыми гистерезиса ферроэлектрического типа, обеспечивающих минимизацию возмущений для невыбранных ячеек памяти при записи данных в память устройства, а также при считывании данных из памяти. Технический результат достигается за счет того, что потенциал на выбранных управляющих шинах данных задают таким образом, чтобы он был близким или совпадающим с одним из заданных n уровней потенциала. При этом управление потенциалами, подаваемыми на все управляющие шины и шины данных, осуществляют в соответствии с протоколом таким образом, что управляющие шины последовательно защелкивают на значениях потенциала, выбранных из n_WORD значений, в то время как шины данных либо последовательно защелкивают на значениях потенциала, выбранных из n_BIT значений, либо подключают на определенный период в пределах временной последовательности импульсов, задаваемой протоколом, к контуру для детектирования зарядов, текущих между шиной или шинами данных и ячейками, соединенными с этими шинами. 15 з.п. ф-лы, 15 ил.

Область техники, к которой относится изобретение

Настоящее изобретение относится к способу управления набором ячеек памяти или дисплеем с пассивной матричной адресацией, содержащими электрически поляризуемый материал, обладающий гистерезисом, преимущественно ферроэлектрический материал. При этом состояние поляризации индивидуальных, отдельно выбираемых ячеек может быть переключено желаемым образом путем подачи электрических потенциалов или напряжений на управляющие (числовые) шины и шины данных (разрядные шины), формирующие матрицу адресации. Способ предусматривает также введение протокола подачи импульсов напряжения с n уровнями напряжения или потенциала (n 3) таким образом, что указанный протокол задает временную последовательность для индивидуального управления уровнями напряжения, подаваемого на управляющие шины и шины данных координированным во времени образом. Указанные последовательности включают в себя, по меньшей мере, две отличные друг от друга части, образующие "цикл считывания", в течение которого производят детектирование заряда, текущего между указанными выбранными шинами (или выбранной шиной) данных и ячейками, подключенными к указанным шинам (или шине) данных, и "цикл восстановления/записи", в течение которого состояние (состояния) поляризации в ячейках, подключенных к выбранным управляющим шинам (шине) и шинам (шине) данных, приводят в соответствие с набором заданных логических состояний или информационных значений.

Более конкретно настоящее изобретение относится к использованию двух наборов параллельных электродов для индивидуальной адресации точек скрещивания в пассивных матрицах, используемых для целей хранения и отображения данных (далее для упрощения изложения вместо понятия "скрещивание" будет использоваться более употребительное, хотя и менее строгое понятие "пересечение"). Серьезной проблемой в подобных случаях является устранение возмущений для неадресуемых точек пересечения в той же матрице. Другая важная проблема заключается в минимизации накопленного сигнала от неадресуемых ячеек в подобных матрицах во время считывания записанных в них данных. Типичные применения относятся (не ограничиваясь ими) к матрицам, содержащим тонкую ферроэлектрическую пленку, которая действует в качестве материала энергонезависимой (долговременной) памяти.

Уровень техники

Пассивная матричная адресация подразумевает использование двух наборов параллельных электродов, которые пересекаются, как правило, ортогонально, образуя матрицу точек пересечения. Индивидуальное обращение к точкам пересечения может устанавливаться электрическим путем за счет селективного возбуждения соответствующих электродов с краев матрицы. Достоинства такой схемы включают простоту изготовления и высокую плотность расположения точек пересечения при условии, что функциональность матричного устройства может быть обеспечена посредством двухтерминальных соединений в каждой точке пересечения. Особый интерес в данном контексте представляют применения в дисплеях и запоминающих устройствах, связанные с использованием матриц, в которых электроды в каждой точке пересечения расположены с обеих сторон материала, т.е. образуют структуру, подобную конденсатору (и называемую далее "ячейкой"), а материал ячеек обладает поляризуемостью и гистерезисом.

Последнее свойство придает рассматриваемым устройствам свойство долговременности, т.е. они проявляют эффект памяти в отсутствие приложенного электрического поля. При создании разности потенциалов между электродами выбранной ячейки материал ячейки подвергается воздействию электрического поля, что вызывает поляризационный отклик материала. Тем самым могут быть заданы и сохранены желаемые направление и уровень поляризации. Применительно к памяти или управлению яркости дисплея эти параметры могут, например, соответствовать логическим "0" и "1". Аналогичным образом состояние поляризации данной ячейки может быть изменено или определено путем повторного приложения напряжений к двум электродам, служащим для адресации этой ячейки.

Примеры пассивных матричных устройств, использующих ферроэлектрические запоминающие вещества, могут быть обнаружены в литературе, опубликованной 40-50 лет назад. Так, память на основе титаната бария была описана в работе W.J.Merz and J.R.Anderson, "Ferroelectric storage devices", Bell.Lab.Record. 1, pp.335-342 (1955). Вскоре после нее были опубликованы и другие аналогичные работы (см., например, С.F.Pulvari "Ferroelectrics and their memory applications", IRE Transactions CP-3, pp.3-11(1956) и D.S.Campbell "Barium titanate and its use as a memory store", J. Brit. IRE 17 (7) pp.385-395 (1957)). Пример дисплея с пассивной матричной адресацией, энергонезависимость которого достигнута применением ферроэлектрического материала, может быть найден в патенте США № 3725899, выданном по заявке, которая была подана в 1970 г.

С учетом длительной истории развития и очевидных преимуществ представляется удивительным, что принцип пассивной матричной адресации применительно к ферроэлектрикам не получил большего развития в технологическом и коммерческом аспектах. Хотя важные причины для такого положения могут быть обнаружены в отсутствие ферроэлектрических материалов, которые удовлетворяют широкому диапазону минимальных технических и экономических требований в отношении рассматриваемых устройств, основным фактором явились определенные негативные свойства, присущие пассивной матричной адресации. Среди этих свойств выделяется проблема возмущений в неадресуемых точках пересечения. Данное явление хорошо известно и широко освещено в литературе применительно как к дисплеям, так и к матричной памяти. В данном описании это явление не обсуждается, но приводятся ссылки на соответствующие источники: A. Sobel, "Some constraints on the operation of matrix displays", IEEE Trans. Electron Devices (Corresp.) ED-18, p.797 (1971) и L.E.Tannas Jr., "Flat panel displays and CRTs", pp.106 & seq., (Van Nostrand 1985). В зависимости от типа рассматриваемого устройства могут быть заданы различные критерии по устранению или уменьшению возмущений для неадресуемых точек. Как правило, стремятся понизить чувствительность каждой ячейки в матрице по отношению к слабым возмущениям. Этого можно достичь использованием ячеек, отклик которых является нелинейным по напряжению-току, например, благодаря заданию порога, выпрямлению и/или различным формам гистерезиса.

Хотя настоящее изобретение ориентировано на широкое применение, основное внимание будет сконцентрировано на ферроэлектрических запоминающих устройствах, в которых на тонкую пленку ферроэлектрического материала оказывается стимулирующее воздействие в точках пересечения, образующих матрицу, причем при таком воздействии наблюдается петля гистерезиса, представленная в общем виде на фиг.1. В типичном случае запись бита информации осуществляется путем приложения к противоположным сторонам пленки различных напряжений в точке пересечения, в результате чего ферроэлектрик поляризуется или изменяет свою поляризацию. Считывание осуществляется аналогичным образом, т.е. подачей напряжения соответствующего знака, что приводит либо к сохранению той же поляризации после снятия напряжения, либо к ее переключению на противоположное направление. В первом случае в качестве реакции на приложенное напряжение будет протекать небольшой ток, тогда как во втором случае изменение поляризации приводит к протеканию тока, превышающего предварительно определенное пороговое значение. В первом случае точка пересечения может быть (достаточно произвольно) определена, как представляющая "0", а во втором - "1".

Материал, характеризующийся кривой гистерезиса, подобной показанной на фиг.1, будет изменять направление поляризации при приложении электрического поля, превышающего V_c. Однако частичное переключение поляризации будет иметь место и при приложении напряжений, которые меньше указанного значения. Степень изменения поляризации будет зависеть от используемого материала. Таким образом, в матрице с большим количеством точек пересечения повторная стимуляция неадресуемых точек пересечения может в конце концов привести к деградации состояний поляризации в матрице до уровня, при котором возникают ошибки считывания. Количество и тип стимулирующих воздействий, полученных неадресуемыми точками пересечения в пассивной матрице со скрещенными электродами, зависят от режима управления напряжениями на всех шинах (линиях) адресации в процессе выполнения описанных операций (далее этот режим будет именоваться "протоколом подачи импульсов напряжения" или, для краткости, "протоколом переключении" или "протоколом"). Выбор протокола подачи импульсов напряжения зависит от ряда факторов, причем в литературе предлагались различные схемы подачи импульсов, ориентированные на применения, связанные с запоминающими материалами, обладающими гистерезисом. Далее будут рассмотрены несколько примеров, соответствующих уровню техники.

В патенте США № 2942239 описаны протоколы подачи импульсов напряжения для запоминающих устройств с набором магнитных сердечников, каждый из которых имеет кривую гистерезиса, подобную кривой для ферроэлектрика, показанной на фиг.1. Изобретение по данному патенту описано как применимое к элементам памяти, имеющим два сохраняющихся (остаточных) состояния поляризации, в том числе к ферроэлектрикам. Однако оно содержит только указания, относящиеся к хранению данных на магнитных носителях в случае, когда суммарный магнитный поток в каждой ячейке формируется путем сложения или вычитания воздействий, осуществляемых по нескольким независимым шинам, пересекающимся в каждой ячейке. Это проявляется в том, как соединены ячейки в соответствии с предпочтительными вариантами выполнения. При этом протокол считывания предусматривает наложение медленного (или "фонового") стимула, подаваемого на все ячейки в матрице или на их определенное подмножество (например, на строку или столбец), и быстрого "выбирающего" импульса, который прикладывается к пересекающимся шинам (линиям), связанным с адресуемой ячейкой. Не приводится никаких указаний в отношении эффективных протоколов подачи импульсов напряжения, применимых к двухтерминальным ячейкам памяти типа конденсатора и сочетающих высокую скорость и произвольный доступ к данным с восстановлением информации, считанной деструктивным методом.

В патенте США № 3002182 рассматривается проблема потери поляризации при частичном переключении ферроэлектрических ячеек памяти в наборах конденсаторов с ферроэлектрическим заполнением и с пассивной матричной адресацией. Чтобы уменьшить указанные потери при частичном переключении в процессе записи, названный патент рекомендует одновременную подачу импульсов адресации к адресуемым строке и столбцу таким образом, что импульсы первой группы обеспечивают скачок потенциала в типичном случае с +2V_s/3 до +3V _s/4 (где V_s - это номинальное напряжение переключения поляризации - см. фиг.1), тогда как импульсы второй группы обеспечивают переход к отрицательному значению, достаточному для того, чтобы разность потенциалов между электродами в выбранной точке пересечения достигла значения V_s. В то время как остальные столбцы находятся под потенциалом в интервале от +V_s/3 до +V_s/4, только одна выбранная ячейка в матрице подвергается воздействию значительного переключающего поля, при этом частичное переключение в других точках пересечения существенно снижается (степень этого снижения существенно зависит от свойств ферроэлектрика, в частности, от формы его петли гистерезиса и от значения диэлектрической постоянной).

Применительно к альтернативной схеме подачи импульсов тот же патент рекомендует подачу после каждой операции записи дополнительных "импульсов, компенсирующих возмущения", в результате чего потенциал выбранной строки фиксируется на нулевом уровне, а на выбранные и невыбранные столбцы подаются импульсные напряжения, в интервалах от +V_s/3 до +V_s/4 и от -V_s/3 до -V_s/4 соответственно. Утверждается, что последняя операция дополнительно снижает потери поляризации, обусловленные индуцированной частичной поляризацией. Однако не приводится никакого физического обоснования для описанной схемы выбора напряжений, которая представляется в значительной степени основанной на эмпирическом опыте изобретателя при работе с ферроэлектрическими материалами того периода, в частности с титанатом бария.

Хотя базовый выбор полярностей представляется реалистичным и даже интуитивно понятным специалистам в области ферроэлектриков, приведенного описания недостаточно для того, чтобы получить адекватные, т.е. достаточно общие, но применимые в конкретных случаях рекомендации по выбору величин импульсов и их распределения во времени. Для считывания записанной информации или для очистки ячеек перед операцией записи рассматриваемое изобретение предлагает приложение полного напряжения -V_s переключения к выбранной строке (строкам), причем эта рекомендация упоминается, как "хорошо известная в данной отрасли". Выбор напряжений, подаваемых на электроды выбранных столбцов, обсуждается весьма нечетко. Может сложиться впечатление, что потенциал электродов выбранных столбцов фиксируется на нулевом уровне, тогда как невыбранные столбцы находятся под потенциалом от -V_s/3 до -V _s/4 (см. фиг.4В указанного патента). Однако такой выбор приводит к нагрузке на невыбранные ячейки в той же строке, что и выбранная, составляющей от 2V_s/3 до 3V_s /4, т.е. создающей очевидную опасность частичного переключения. Таким образом, создается впечатление, что данное изобретение плохо подходит для ситуаций, в которых между циклами записи имеет место большое количество операций считывания. При этом возникают сомнения в том, применимо ли оно для реальных ферроэлектрических устройств.

В патенте США № 3859642 описана концепция построения памяти, основанной на схеме с пассивной матричной адресацией, в которой набор конденсаторов с программируемой двухуровневой емкостью подвергается во время цикла считывания двухуровневому возбуждению. Функция памяти реализуется использованием двух устойчивых состояний конденсаторов. Принимается, что используются конденсаторы типа МДП (т.е. имеющие структуру металл-диэлектрик-полупроводник) или эквивалентные им, обладающие петлей гистерезиса, центрированной относительно напряжения смещения и существенно сдвинутой относительно точки с нулевым смещением. Запись данных осуществляется путем подачи на шины строки и столбца, пересекающиеся на выбранном конденсаторе, напряжений +V и -V соответственно, чередующихся с напряжениями -V и +V соответственно, в зависимости от того, какое из двух бистабильных состояний нужно записать. Результирующий диапазон напряжений, подаваемых на выбранный конденсатор, составляет таким образом ± 2V и не превышает по абсолютному значению V для невыбранных конденсаторов. При этом значение V задается как лежащее ниже порога для записи. Частичная запись, очевидно, не рассматривается как проблема, и никаких конкретных указаний в этой связи не приводится, если не считать уже рассмотренной простой схемы. Таким образом, содержание патента США № 3859642 не может рассматриваться как вклад в уровень техники, имеющий какую-либо ценность в отношении задач, решаемых настоящим изобретением.

В патенте США № 4169258 описана схема выбора напряжений, кратных одной трети, для адресации к ферроэлектрической матрице. В данном случае для подачи импульсных напряжений на шины х, у в схеме пассивной матричной адресации используется протокол, согласно которому на все шины х, у скоординированным образом подают униполярные напряжения, соответствующие уровням 0, 1/3, 2/3 и 1.

При этом уровень "1" соответствует номинальной амплитуде импульсов, используемых для перевода выбранной ячейки из логического состояния "ВЫКЛ" ("OFF") в состояние "ВКЛ" ("ON") или наоборот. При этом типичное коэрцитивное напряжение находится в интервале от 1/2 до 2/3. Важным ограничением схемы, описанной в данном патенте, является то, что протоколы подачи импульсов напряжения разработаны для случая, когда все ячейки имеют одинаковые исходные значения степени и направления поляризации ("ВЫКЛ"). Это значит, что вся матрица должна быть приведена в данное состояние, прежде чем в ячейки матрицы будет записан новый вариант их состояний. Более того, любое состояние "ВКЛ" на той же у-шине, что и адресуемая ячейка, будет получать возмущающий импульс, соответствующий уровню 2/3 в направлении "ВЫКЛ", который для большинства известных ферроэлектриков приводит к частичному переключению поляризации. Хотя подобные ограничения могут быть приемлемы для некоторых типов дисплеев и запоминающих устройств, для большинства применений они являются недопустимыми.

Полная очистка памяти не требуется при осуществлении способа, подробно описанного в упомянутом патенте США № 4169258 и обозначенного, как "схема с выбором половинного напряжения". Однако в этой схеме невыбранные ячейки подвергаются воздействию возмущающих импульсов, имеющих относительный уровень, равный 1/2. Это обстоятельство обычно рассматривается как неприемлемое для всех практических применений запоминающих устройств, использующих традиционные ферроэлектрические материалы, такие как неорганические керамики. Кроме того, указанная схема описана только в терминах одиночных актов переключения в адресуемых ячейках, которые разрушают состояния поляризации, имевшие место на момент переключения.

Протокол подачи трехуровневых импульсов напряжения описан в патенте США № 5550770. Данный протокол тесно увязан с тем, что соответствующее ему активное ферроэлектрическое запоминающее устройство имеет более высокий уровень интеграции, чем обычные активные ферроэлектрические матрицы с ячейками памяти типа 1Т-1С. Согласно указанному патенту запоминающее устройство сегментируется на блоки памяти таким образом, что все шины данных присоединены к переключающему элементу в виде полевого транзистора, преимущественно типа IGFET (полевой транзистор с изолированным затвором). В результате обеспечивается получение матричной памяти с уменьшенным количеством переключающих элементов или транзисторов, связанных с ячейками памяти, чем в предшествующих активных матричных запоминающих устройствах. Все управляющие шины и шины данных в устройстве по данному патенту перед началом цикла записи или считывания находятся под нулевым электрическим потенциалом.

Для того чтобы инициализировать цикл записи или чтения, транзисторы должны быть открыты путем подачи напряжения, уровень которого должен соответствовать сумме напряжения V₀ переключения поляризации и эффективного порогового напряжения для транзистора IGFET. При этом выбор управляющей шины производится посредством декодера управляющей шины. Одиночная шина данных выбирается путем перевода первого переключающего транзистора в открытое состояние (ВКЛ) при удерживании второго переключающего транзистора в закрытом состоянии (ВЫКЛ). Оба эти транзистора включены между каждой шиной данных и выходом декодера шины данных. Соответственно отказ от выбора шины данных производится переводом первого транзистора в состояние ВЫКЛ, а второго - в состояние ВКЛ. Для циклов записи и считывания в рамках протокола подачи импульсов напряжения используется трехуровневая схема, включающая в себя так называемую схему выбора половинных напряжений. При этом утверждается, что так называемая "нагрузка" на невыбранные управляющие шины и шины данных в данном запоминающем устройстве становится сопоставимой с "нагрузкой", имеющей место в полностью активной памяти матричного типа, т.е. в памяти с ячейками типа 1Т-1С.

Как явным образом отмечено в столбце 17 описания патента, предложенный в нем протокол подачи импульсов напряжения представляется вряд ли пригодным для ферроэлектрической памяти с пассивной матричной адресацией типа обозначенного в таблице 1 в том же столбце описания, как известное решение 1. Таким образом, преимущество более высокой степени интеграции, достигнутое в устройстве по рассматриваемому патенту, до некоторой степени ослабляется необходимостью прибегать к такой схеме выбора ячейки памяти, которая требует сначала выбрать блок памяти, а затем выбрать управляющие шины способом, известным из уровня техники. При этом для выбора шин данных должен применяться селектор, снабженный двумя переключающими полевыми МОП-транзисторами для каждой шины данных в столбце блока. Именно это позволяет применить в известном устройстве трехуровневый протокол, использующий напряжение V_s/2 (V₀/2 в системе обозначений, принятых в данном патенте), что приводит к уровню возмущений "нагрузки" на неадресуемых ячейках памяти, сопоставимому с аналогичным уровнем в полностью активной памяти матричного типа. Следует также отметить, что рассматриваемое решение не обеспечивает параллельную запись и считывание, а допускает только побитовое считывание и запись, поскольку к каждому столбцу блока может быть подключен только один усилитель считывания. Разумеется, при этом отмечается возможность вести одновременно запись и считывание индивидуальных ячеек в других блоках (сегментах) описанной матричной памяти.

Таким образом, существует очевидная потребность в дальнейшем усовершенствовании различных запоминающих устройств и дисплеев с пассивной матричной адресацией в ситуациях, когда нужно обеспечивать изменение логического содержания индивидуальных ячеек без создания возмущения для других ячеек или возможность очистки или возврата в исходное состояние устройства в целом.

Сущность изобретения

В связи с этим главная задача, на решение которой направлено настоящее изобретение, состоит в том, чтобы разработать протоколы подачи импульсов напряжения в функции от времени для управления шин х и у матрицы с пассивной адресацией в устройствах с постоянной памятью, характеризующихся кривыми гистерезиса ферроэлектрического типа, обеспечивающие минимизацию возмущений для невыбранных ячеек памяти при записи данных в память устройства, а также при считывании данных из памяти.

Следующей задачей является разработка подобных протоколов, которые обеспечивают ослабление переходных токов зарядки/разрядки и тем самым способствуют достижению высокого быстродействия.

Еще одна задача заключается в разработке протоколов указанного типа, которые позволяют применить простые, надежные и недорогие электронные контуры для осуществления операций управления и считывания в матричных запоминающих устройствах.

Решение перечисленных задач, а также другие преимущества достигнуты благодаря созданию способа в соответствии с настоящим изобретением. Данный способ характеризуется тем, что один из используемых уровней напряжения выбирают соответствующим нулевому значению, другой из указанных уровней напряжения выбирают равным напряжению V_s переключения поляризации и, по меньшей мере, один дополнительный уровень напряжения выбирают в интервале между 0 и V_s. В случае, когда протокол подачи импульсов напряжения предусматривает более чем 3 уровня напряжения, выбирают, по меньшей мере, еще один дополнительный уровень напряжения в интервале между 0 и V_s или выбирают, по меньшей мере, еще один дополнительный уровень напряжения в интервале между 0 и V_s и один дополнительный уровень напряжения, превышающий V_s, тогда как интервалы между смежными уровнями напряжения во всех случаях выбираются одинаковыми.

В качестве пары или пар активных уровней напряжения выбирают одну или более пар уровней напряжения таким образом, что разность потенциалов между уровнями напряжения в указанной одной или более парах активных уровней напряжения равна или превышает V_s. В качестве исходных уровней напряжения выбирают один или более уровней напряжения таким образом, что, по меньшей мере, один исходный уровень имеет значение в интервале между 0 и V_s.

Далее, согласно изобретению выбирают индивидуальные ячейки памяти для осуществления операции адресации в форме записи данных в указанные ячейки или считывания данных из указанных ячеек в рамках протокола подачи импульсов напряжения путем подачи каждого из уровней напряжения, образующих пару указанных активных уровней, на управляющую шину и шину данных, пересекающиеся на ячейке, подлежащей выбору, и удерживают перед инициализацией цикла считывания или записи все управляющие шины и шины данных защелкнутыми на одном или более исходных уровнях напряжения.

Затем выполняют операцию записи в цикле записи, входящем в указанную последовательность импульсов, путем защелкивания управляющей шины на одном из уровней из пары указанных активных уровней напряжения и одной или более шин данных на другом уровне из пары указанных активных уровней напряжения или на одном из исходных уровней, близком, насколько это возможно, к уровню напряжения, поданному на указанную управляющую шину, с активацией тем самым управляющей шины и шины или шин данных для выполнения операции записи в выбранную ячейку памяти путем либо установления заданного состояния поляризации в ячейке, либо изменения существующего состояния поляризации в ячейке, либо сохранения существующего состояния поляризации в ячейке неизменным. Заданное состояние поляризации определяется как соответствующее некоторым данным, хранящимся в ячейке. Неактивные управляющие шины и неактивные шины данных при выполнении операции записи защелкнуты на указанном, по меньшей мере, одном исходном уровне напряжения или, в случае использования более чем одного исходного уровня напряжения, переключаются с исходного уровня напряжения на другой исходный уровень напряжения или на иной уровень напряжения. В любом случае разность между указанными уровнями напряжения не превышает V_s.

Согласно изобретению в цикле считывания, входящем в указанную последовательность импульсов, выполняют операцию считывания путем защелкивания управляющей шины и одной или более шин данных на одном из уровней из пары указанных активных уровней напряжения и детектирования заряда, текущего между одной или более активными шинами данных и соответственно одной или более ячейками памяти, соединенными с указанной шиной или шинами данных и характеризующего состояние поляризации соответственно одной или более ячеек памяти, которое определяется как соответствующее некоторым данным, хранящимся в ячейке. Неактивные управляющие шины и неактивные шины данных при выполнении операции считывания защелкнуты на указанном, по меньшей мере, одном исходном уровне напряжения. В случае использования более чем одного исходного уровня напряжения и/или более чем одной пары активных уровней эти шины переключаются с исходного уровня напряжения на другой исходный уровень напряжения или на иной уровень напряжения. В любом случае разность между указанными уровнями напряжения не превышает V_s.

После завершения цикла записи или считывания все управляющие шины и шины данных возвращают на исходные уровни напряжения. При этом выбор уровней напряжения для активных шин в соответствии с протоколом подачи импульсов напряжения в любом случае производят с учетом того, должно ли состояние поляризации ячейки памяти быть установленным, остаться неизменным или измененным в результате операции записи. Выбор уровней напряжений, на которые защелкнуты неактивные управляющие шины и шины данных, между исходными уровнями напряжений и другими уровнями напряжения на операциях записи и считывания производят с учетом уровней напряжений, подаваемых при выполнении этих указанных операций на активные управляющую шину и шину данных. Этот учет осуществляют таким образом, чтобы минимизировать емкостные связи между активными и неактивными шинами и возможные возмущения неадресуемых ячеек памяти.

Согласно изобретению представляется предпочтительным предусмотреть возможность изменения напряжения на одной или более шинах данных под влиянием зарядов, текущих между шиной данных и ячейками, соединенными с шиной данных во время цикла считывания при защелкивании всех напряжений на управляющих шинах и шинах данных во время цикла восстановления/записи.

В соответствии с первым предпочтительным вариантом в случае, когда напряжения на неадресуемых ячейках не превосходят существенно V_s /2, причем V_s соответствует напряжению на адресуемой ячейке во время циклов считывания, восстановления и записи, значения n, а также соответствующие значения n_WORD и n _BIT для управляющих шин и для шин данных выбирают равными 3.

В соответствии со вторым и третьим предпочтительными вариантами в аналогичном случае значения n, n_WORD и n_BIT, выбирают равными 4 и соответственно 5, 3 и 3.

Далее, согласно изобретению рекомендуется, чтобы неадресуемые ячейки на активной управляющей шине и на активной (активных) шине (шинах) данных во время циклов считывания и записи были подвергнуты воздействию максимального напряжения, значение которого отклоняется на контролируемое приращение от точных значений V _s/2 или V_s/3. Кроме того, рекомендуется подвергнуть неадресуемые ячейки на активной управляющей шине воздействию напряжения, значение которого превышает точные значения V_s/2 или V_s/3 на контролируемое положительное приращение, и одновременно подвергнуть неадресуемые ячейки на выбранных активных шинах данных воздействию напряжения, значение которого выбирают меньшим точных значений V_s/2 или V_s/3 на контролируемое отрицательное приращение. При этом желательно, чтобы контролируемое положительное приращение было выбрано равным контролируемому отрицательному приращению.

В соответствии с изобретением предпочтительно также производить добавление контролируемого положительного приращения ₁ к потенциалам Ф_inactiveWL неактивных управляющих шин и добавление контролируемого положительного приращения ₂ к потенциалам Ф_inactiveBL неактивных шин данных. Выбор ₁= ₂=0 соответствует протоколу подачи импульсов напряжения с максимальным значением напряжения на невыбранных ячейках, составляющим V_s/2 или V_s/3. Однако предпочтительным представляется выбор ₁= ₂ 0.

Представляется также целесообразным осуществлять управление потенциалом исходного уровня (т.е. потенциалом, подаваемым на управляющие шины и шины данных в течение промежутка времени между очередными использованиями протокола подачи импульсов напряжения) таким образом, чтобы его значения являлись одинаковыми для всех управляющих шин и шин данных и соответствующими нулевому напряжению на всех ячейках. Кроме того, целесообразно, чтобы потенциалы исходного уровня на одной или более управляющих шинах и шинах данных выбирались равными одному из следующих значений: а) нулевому потенциалу, б) потенциалу адресуемой управляющей шины в момент инициирования протокола подачи импульсов напряжения, в) потенциалу адресуемой шины данных в момент инициирования протокола подачи импульсов напряжения, г) напряжению питания Vcc. В предпочтительном варианте потенциал исходного уровня на одной или более выбранных шинах данных выбирают таким образом, что он отличается от потенциала на момент начала периода изменения напряжения (цикла считывания). При этом потенциал исходного уровня изменяют до значения, соответствующего началу периода изменения напряжения, когда это значение защелкивается на период времени, сравнимый с постоянной времени зарядки шины (шин) данных, или превосходит указанную постоянную времени ("импульс предварительной зарядки").

Далее, в соответствии с изобретением рекомендуется осуществлять перед циклом считывания изменение напряжения на неактивных управляющих шинах. В результате неадресуемые ячейки на активной шине данных подвергаются воздействию напряжения смещения, равного напряжению, имеющему место на активной шине данных во время цикла считывания. Указанное изменение напряжения на неактивных управляющих шинах начинают в выбранный момент, предшествующий указанному изменению напряжения на активной шине данных. Завершают данное изменение в момент инициирования указанного изменения напряжения на активной шине данных таким образом, что воспринимаемое напряжение смещения на указанных неадресуемых ячейках на активной шине данных подается постоянно с момента инициирования указанного изменения напряжения на неактивных управляющих шинах и до момента завершения указанного изменения напряжения на активной шине данных ("импульс предварительной зарядки").

В заключение, рекомендуется осуществлять предварительный цикл считывания, который предшествует циклу считывания и отделен от него выбранным временным интервалом. Предварительный цикл считывания точно воспроизводит протокол подачи импульсов напряжения и детектирования тока в цикле считывания, но отличается тем, что во время предварительного цикла считывания не производят никакого изменения напряжения на активной управляющей шине. Сигнал, зарегистрированный во время предварительного цикла считывания, используют в качестве входных данных для контура, определяющего логическое состояние или содержание данных в адресуемой ячейке. Согласно предпочтительному варианту этот сигнал вычитают из сигнала, зарегистрированного во время цикла считывания.

Перечень фигур чертежей

Далее будут подробно описаны основные принципы изобретения и приводимые только в качестве примеров предпочтительные варианты его осуществления, которые рассматриваются со ссылками на прилагаемые чертежи.

На фиг.1 представлена иллюстрация принципа кривой гистерезиса для ферроэлектрического запоминающего материала.

Фиг.2 иллюстрирует принцип пассивной матричной адресации с пересекающимися электродными шинами и с ячейками, содержащими ферроэлектрический материал, расположенный между электродами в зонах их взаимного наложения.

Фиг.3 иллюстрирует су