Устройство комплексной оценки технического состояния многоканальных телекоммуникационных систем

Устройство комплексной оценки технического состояния многоканальных телекоммуникационных систем

Иллюстрации

Показать все

Реферат

Изобретение относится к контрольно-измерительной технике и может быть использовано при создании систем автоматизированного контроля и диагностирования многоканальных телекоммуникационных систем.

Известно устройство для контроля аналоговых объектов, содержащее ключ, аналого-цифровой преобразователь, схемы сравнения, блоки памяти, регистры, блок вывода информации, кнопку «Пуск», формирователь стробирующих импульсов, счетчик, перемножитель частоты импульсов, элемент задержки, блок формирования эталонных сигналов, блоки умножения, преобразователь частоты, фазовращатель, коммутатор, формирователь сетки частот, интеграторы, блоки возведения в квадрат, сумматор и блок нормирования (см. авторское свидетельство СССР №1718189, кл. G05B 23/02, опубл. 07.03 1992, бюл. №9).

Недостатком данного устройства является низкое быстродействие и достоверность диагностического контроля изделия вследствие необходимости измерения большого числа различных параметров и наличие вероятности ошибочного отнесения этих параметров к конкретному техническому состоянию (ТС).

Наиболее близким по технической сущности к заявляемому изобретению является устройство для контроля аналоговых объектов, содержащее блок формирования управляющих и стимулирующих сигналов, блок формирования эталонных сигналов, блоки умножения, преобразователь частоты, фазовращатель, коммутатор, формирователь сетки частот, интеграторы, блоки возведения в квадрат, сумматор, блок нормирования, ключ, аналого-цифровой преобразователь, блок интервальной оценки, схемы сравнения, блок памяти, блок анализа числа опорных значений коэффициента взаимного различия, регистры и блок вывода информации (см. патент РФ №2262128, кл. G05B 23/02, опубл. 10.10 2005, бюл. №28).

Недостатком указанного устройства является низкое быстродействие и достоверность диагностического контроля объекта. Это обусловлено тем, что для идентификации отказов в объекте необходимо измерить N значений коэффициента взаимного различия эталонного и контролируемого сигналов. При этом N>>1, что обусловлено необходимостью обеспечения требуемой точности распознавания отказа (минимизацией вероятности ошибочного распознавания). Продолжительность измерения одного значения коэффициента взаимного различия не меньше длительности Т периода сигнала, что следует из аналитического выражения для данного коэффициента

где Z_k(t) и Z_э(t) - функции времени, определяющие структуры соответственно контролируемого и эталонного сигналов; - функция времени, сопряженная по Гильберту с Z_э(t); Р_э и Т - мощность и период эталонного сигнала.

Основной задачей, решаемой в заявляемом изобретении, является повышение быстродействия диагностирования многоканальных телекоммуникационных систем при распознавании отказов.

При этом предполагается контроль объекта осуществлять в два этапа:

на первом этапе (этапе оценки) получать N отсчетов результатов измерений в течение длительности Т одного периода сигнала (а не затрачивать на каждый отсчет время Т, как это реализуется в прототипе);

на втором этапе (этапе анализа) в течение времени Т проводить распознавание полученных результатов оценки сигнала с определением класса технического состояния (типа отказа) объекта.

Указанный технический результат достигается тем, что в известное устройство для реализации первого этапа контроля к имеющимся элементу задержки, первому ключу, аналого-цифровому преобразователю, двум регистрам, сумматору, дополнительно вводятся второй аналого-цифровой преобразователь и блок оперативной памяти результатов оценки, для реализации второго этапа контроля к имеющимся блоку памяти, двум регистрам и блоку вывода информации дополнительно вводятся вычитающее устройство, компаратор, третий элемент И и второй счетчик, а для управления этапами контроля к имеющимся кнопке «Пуск», формирователю стробирующих импульсов, первому счетчику и первому элементу И дополнительно вводятся ключевой элемент и второй элемент И.

На чертеже представлена структурная электрическая схема устройства.

Устройство комплексной оценки технического состояния многоканальных телекоммуникационных систем содержит кнопку 1 «Пуск», формирователь 2 стробирующих импульсов, первый счетчик 3, ключевой элемент 4, первый элемент 5 И, ключ 6, элемент 7 задержки, два аналого-цифровых преобразователя 8 и 9, два регистра 10 и 11, сумматор 12, блок 13 оперативной памяти результатов оценки, второй элемент 14 И, второй счетчик 15, вычитающее устройство 16, блок 17 памяти, компаратор 18, два регистра 19 и 21, третий элемент 20 И, блок 22 вывода информации.

Устройство работает следующим образом.

Перед началом работы блок 13 оперативной памяти результатов оценки, а также регистры 10 и 11 находятся в исходном (обнуленном) состоянии. В ячейках блока 18 памяти записана информация о признаках отказов объекта.

При нажатии кнопки 1 «Пуск» напряжение подается на вход формирователя 2 стробирующих импульсов, который, включая первый 3 счетчик, переводит ключевой элемент 4 в положение «1». С выхода ключевого элемента напряжение подается на вход первого элемента 5 И.

Исследуемый сигнал с объекта контроля подается на информационный вход ключа 6. Напряжение, поступающее с кнопки 1 «Пуск» через открытый элемент 5 И на управляющий вход ключа 6, непосредственно и через элемент 7 задержки обеспечивает прохождение значений исследуемого сигнала в аналого-цифровые преобразователи 8 и 9 и далее в преобразованном виде на соответствующие входы регистров 10 и 11. Записанные значения через сумматор 12 поступают в блок 13 оперативной памяти результатов оценки, который состоит из N ячеек памяти.

При подсчете N-го импульса с выхода счетчика 3 подается сигнал на ключевой элемент 4, перебрасывающий его в состояние «2», после чего счетчик 3 обнуляется. Устройство переводится из режима оценки сигнала в режим анализа результатов. При этом первый элемент 5 И закрывается, а напряжение с ключевого элемента 4 открывает второй элемент 14 И для прохождения через него стробирующих импульсов с выхода формирователя 2 на вход второго счетчика 15.

С выхода второго счетчика 15 импульсы с частотой следования N/T поступают на управляющий вход вычитающего устройства 16. В вычитающем устройстве 16 происходит вычитание значений диагностированного и эталонного сигналов, значения поступают соответственно с выхода блока 13 оперативной памяти результатов оценки сигналов и выхода блока 17 памяти. С первым тактом второго счетчика 15 происходит сравнение с первым техническим состоянием блока 17 памяти. Количество не совпавших значений в вычитающем устройстве 16 соответствует логическим единицам, поступающим в первый вход компаратора 18, во вторые входы которого поступают записанные в третьем 19 регистре значения (в исходном состоянии там записаны единицы). Если количество не совпавших значений с выхода вычитающего устройства 16 меньше, чем значения, записанные в третьем регистре 19, то компаратор выдает на свой выход импульс, разрешающий запись в регистр 21. В результате этого в третьем регистре 19 записываются значения накопленной суммы разностей контролируемых и эталонных технических состояний, а в четвертом регистре 21 записываются двоичные комбинации с выхода второго 15 счетчика через третий 20 элемент И. С выхода четвертого регистра 21 сигнал подается на вход блока 22 вывода информации.

Так как N-й импульс на выходе второго счетчика 16 соответствует N-му импульсу, подсчитанному первым счетчиком 3 на втором этапе работы устройства, то с выхода счетчика 3 происходит переключение ключевого элемента 4 в положение «1». Устройство переключается в исходное положение и готово к работе в первом режиме - оценки сигнала.

Предлагаемый метод диагностирования с использованием двух этапов оценки технического состояния многоканальных систем позволяет повысить достоверность поиска дефекта в многоканальных телекоммуникационных системах и исключения формирователя эталонного сигнала.

Устройство комплексной оценки технического состояния многоканальных телекоммуникационных систем, содержащее последовательно соединенные кнопку «Пуск», формирователь стробирующих импульсов, первый выход которого подключен к первому входу первого элемента И, второй выход формирователя стробирующих импульсов соединен со входом первого счетчика, последовательно соединенные первый элемент И, ключ, первый аналого-цифровой преобразователь, первый регистр и первый вход сумматора, второй вход которого подключен к выходу второго регистра, элемент задержки, вход которого соединен с выходом ключа, информационный вход которого подключен к выходу объекта контроля, блок памяти, предназначенный для записи информации об эталонных, технических состояниях объекта контроля, блок вывода информации, вход которого соединен с выходом четвертого регистра, а также третий регистр, отличающееся тем, что дополнительно введены ключевой элемент, вход которого подключен к выходу первого счетчика, первый выход ключевого элемента соединен со вторым входом первого элемента И, второй аналого-цифровой преобразователь, выход которого подключен со входом второго регистра, вход аналого-цифрового преобразователя соединен с элементом задержки, блок оперативной памяти результатов оценки, первый вход которого подключен к выходу сумматора, второй вход блока оперативной памяти результатов оценки соединен с выходом блока вывода информации, выход блока оперативной памяти результатов оценки подключен к второму входу вычитающего устройства, выход которого соединен с первым входом компаратора, выход которого подключен к входу третьего регистра и первому входу третьего элемента И, второй счетчик, выход которого соединен со вторым входом третьего элемента И и с третьим входом вычитающего устройства, выход третьего элемента И подключен к входу четвертого регистра, вход второго счетчика соединен с выходом второго элемента И, второй вход которого подключен к второму выходу ключевого элемента, первый вход второго элемента И соединен с первым выходом формирователя стробирующих импульсов, третий регистр, выход которого подключен к второму входу компаратора, вычитающее устройство, первый вход которого соединен с выходом блока памяти.