Устройство считывания для многоэлементных фотоприемников инфракрасного излучения

Устройство считывания для многоэлементных фотоприемников инфракрасного излучения

Иллюстрации

Показать все

Реферат

Техническое решение относится к области интегральной микроэлектроники и может быть использовано в системах обработки оптической информации.

Известно устройство считывания для многоэлементных фотоприемников инфракрасного излучения (Jehyuk Rhee and Youngjoong Joo, «Wide dynamic range CMOS image sensor with pixel level ADC», ELECTRONICS LETTERS, 20th February 2003, Vo. 39, No. 4, pp. 360-361) с многоканальной системой считывания в составе матрицы ячеек считывания, подключаемых к фотодиодам фотоприемника. Ячейка считывания подразделена на блок установки (reset block) и блок аналого-цифрового преобразования времени (TDC-block). В ячейке в блоке установки (reset block) выполнены интегрирующая емкость, компаратор, первый логический элемент, второй логический элемент, инвертор, первый и второй ключевые транзисторы, третий и четвертый ключевые транзисторы, пятый ключевой транзистор, шестой ключевой транзистор, управляющую шину Vreset, управляющую шину ref, управляющую шину ϕ₁, управляющую шину ϕ₂, управляющую шину Global reset, а в блоке аналого-цифрового преобразования времени (TDC-block) выполнены третий логический элемент, N разрядная ячейка памяти, седьмой ключевой транзистор, управляющая шина preset, управляющая шина read. Компаратор выполнен с двумя входами и одним выходом, первый логический элемент - с одним входом и одним выходом, второй логический элемент - с одним входом и одним выходом, инвертор - с двумя входами и одним выходом. Образующие пару первый и второй ключевые транзисторы соединены затворами соответственно с управляющей шиной ϕ₁ и управляющей шиной ϕ₂, стоками соединены друг с другом и подключены соединенными стоками к одному из входов инвертора, исток первого ключевого транзистора подключен к выходу первого логического элемента. Образующие пару третий и четвертый ключевые транзисторы соединены друг с другом стоками и истоками, затвор третьего ключевого транзистора соединен с управляющей шиной Global reset, соединенные истоки подключены к управляющей шине Vreset, соединенные стоки - к эмиттеру фотодиода, затвор четвертого ключевого транзистора соединен с выходом второго логического элемента. Вход второго логического элемента соединен со стоком пятого ключевого транзистора, исток которого соединен с выходом инвертора, а затвор - с управляющей шиной ϕ₁. Вход первого логического элемента соединен с эмиттером фотодиода. К эмиттеру фотодиода подключен истоком шестой ключевой транзистор, сток которого соединен с одной обкладкой интегрирующей емкости, а затвор - с управляющей шиной ϕ₁. Соединенной со стоком шестого ключевого транзистора обкладкой интегрирующая емкость подключена к одному из входов компаратора. Другой вход компаратора соединен с управляющей шиной ref. Третий логический элемент выполнен с двумя входами и одним выходом, N разрядная ячейка памяти - с двумя входами. Седьмой ключевой транзистор истоком соединен с выходом инвертора, стоком - с входом третьего логического элемента, а затвором - с выходом третьего логического элемента. Второй вход третьего логического элемента соединен с управляющей шиной preset. Выход третьего логического элемента соединен с одним из входов N разрядной ячейки памяти, второй вход которой подключен к управляющей шине read.

Управляющая шина ϕ₁ выполнена с возможностью подачи импульса напряжения с длительностью, определяющей время накопления фотосигнала - длительностью первой фазы, а управляющая шина ϕ₂ - с возможностью подачи импульса напряжения с длительностью, определяющей отсутствие накопления фотосигнала за счет изолирования фотодиода от входа компаратора, к которому он подключен своим эмиттером, - длительностью второй фазы. Управляющая шина Global reset выполнена с возможностью подачи короткого импульса напряжения относительно временного промежутка между началом первой фазы и окончанием второй фазы, приводящего по окончанию его к установлению на фотодиоде и интегрирующей емкости напряжения, подаваемого с управляющей шины Vreset. Управляющая шина ref выполнена с возможностью подачи на второй вход компаратора короткого импульса напряжения с его началом, совпадающим с падением напряжения на управляющей шине ϕ₁, и окончанием, совпадающим с подачей напряжения на управляющей шине ϕ₂, далее с равномерным увеличением напряжения с нулевого значения до значения Vreset на протяжении средней части временного промежутка отсутствия накопления фотосигнала, с последующим сохранением значения Vreset до окончания подачи импульса напряжения с длительностью, определяющей отсутствие накопления фотосигнала за счет изолирования фотодиода от входа компаратора, к которому он подключен своим эмиттером, и падением до нуля в момент окончания.

Управляющая шина preset выполнена с возможностью подачи двух коротких импульсов, с начало и окончание первого, совпадающими с началом и окончанием импульса управляющей шины Global reset, с длительностью второго импульса, равной длительности первого, с подачей его в момент равномерного увеличения напряжения с нулевого значения до значения Vreset на управляющей шине ref. Управляющая шина read выполнена с возможностью подачи сигнала считывания.

Устройство выполнено на полупроводниковой подложке.

Известное устройство не обеспечивает возможности для улучшения пространственного разрешения и снижения потребляемой мощности при работе устройства считывания в двух режимах - режиме формирования тепловизионного изображения и в режиме формирования трехмерного изображения. Устройство не может быть использовано для работы в двух указанных режимах. Невозможно определение дальности до объектов в одном кадре одновременно с получением тепловизионного изображения. Устройство считывания основано на истоковом повторителе. При работе устройства существует необходимость подавать высокое напряжение смещения на фотодиоды фотоприемника. Это обстоятельство является критичным для использования в многоэлементных фотоприемниках инфракрасного излучения.

В качестве ближайшего аналога взято устройство считывания для многоэлементных фотоприемников инфракрасного излучения (описание к патенту РФ №2529768 на изобретение, МПК: G06E 1/00, H01L 27/14 (2006.01)) с многоканальной системой считывания в составе матрицы ячеек считывания, в каждой из которых реализованы канал формирования тепловизионного изображения и канал формирования трехмерного изображения. Канал формирования тепловизионного изображения реализован на основе трансимпедансного усилителя, выход которого соединен с первой столбцовой шиной считывания, передающей фотосигнал в аналоговой форме на вход предусилителя ячейки мультиплексора. Канал формирования трехмерного изображения реализован из указанного трансимпедансного усилителя, фильтра высоких частот, усилителя, компаратора, N-разрядного счетчика, логического элемента «И», первой и второй строчных шин управления, второй столбцовой шиной считывания, третьей столбцовой шиной считывания.

Управляющий вход трансимпедансного усилителя соединен с второй строчной шиной управления, инвертирующий вход предназначен для соединения с фотодиодом, а неинвертирующий вход предназначен для подачи постоянного напряжения, определяющего напряжение смещения на фотодиоде. Вторая строчная шина управления соединена с выходом управляемого M-разрядного строчного счетчика, вход которого соединен с первой строчной шиной управления. Кроме того, выход трансимпедансного усилителя соединен с входом фильтра высокой частоты, выход которого соединен с входом усилителя. Выход усилителя связан с инвертирующим входом компаратора, а неинвертирующий вход компаратора предназначен для подачи постоянного напряжения смещения. Выход компаратора соединен со счетным входом выполненного в ячейке считывания N-разрядного счетчика и с инвертирующим входом выполненного в ячейке считывания логического элемента «И». Неинвертирующий вход логического элемента «И» соединен с управляющим входом N-разрядного счетчика и с первой строчной шиной управления. Выход N-разрядного счетчика соединен с второй столбцовой шиной считывания, предназначенной для передачи информации для формирования трехмерного изображения - информации о дальности до объектов изображения. Выход логического элемента «И» соединен с третьей столбцовой шиной считывания, предназначенной для определения времени прихода отраженного импульса лазерной подсветки в промежутке между i и i+1 импульсами, поступающими по первой строчной шине управления.

Первая и вторая строчные шины управления, управляемый M-разрядный строчный счетчик выполнены общими в отношении строк ячеек считывания. Первая, вторая и третья столбцовые шины считывания выполнены общими в отношении столбца ячеек считывания. Вторая строчная шина управления выполнена как M-разрядная строчная шина управления, вторая столбцовая шина считывания выполнена как N-разрядная столбцовая шина считывания. Третья столбцовая шина считывания выполнена с возможностью соединения с одним входом логического элемента «И» ячейки мультиплексора, другой вход которого соединен с первой строчной шиной управления, которая выполнена распараллеленной, выход логического элемента «И» ячейки мультиплексора соединен с второй M-разрядной выходной шиной мультиплексора, вторая столбцовая шина считывания выполнена с возможностью соединения с третьей N-разрядной выходной шиной мультиплексора, первая столбцовая шина считывания выполнена с возможностью соединения с входом канала считывания ячейки мультиплексора, выход которого соединен с первой выходной шиной мультиплексора.

Трансимпедансный усилитель выполнен в составе операционного усилителя, емкости, одна из обкладок которой соединена с инвертирующим входом операционного усилителя, являющимся инвертирующим входом трансимпедансного усилителя, а другая обкладка - с выходом операционного усилителя, являющимся выходом трансимпедансного усилителя, ключа, одним выходом соединенного с инвертирующим входом операционного усилителя, а другим выходом - с выходом операционного усилителя, и управляющим входом, соединенным с второй строчной шиной управления и являющимся управляющим входом трансимпедансного усилителя, с возможностью подачи на неинвертирующий вход операционного усилителя, являющегося неинвертирующим входом трансимпедансного усилителя, постоянного напряжения, определяющего напряжение смещения на фотодиоде, инвертирующий вход предназначен для соединения с фотодиодом. Кроме того, как правило, в трансимпедансном усилителе дополнительно реализованы в цепи обратной связи две емкости с величиной одной из них существенно большей величины второй, а также дополнительный ключ, обеспечивающий поочередную работу трансимпедансного усилителя в отношении указанных дополнительных емкостей.

Известное устройство не обеспечивает возможности для улучшения пространственного разрешения и снижения потребляемой мощности при работе устройства считывания в двух режимах - режиме формирования тепловизионного изображения и в режиме формирования трехмерного изображения. Причины заключаются в следующем.

Во-первых, устройство при формировании тепловизионного изображения обеспечивает передачу фотосигналов в мультиплексор по столбцовой шине считывания только в аналоговой форме.

Во-вторых, в составе трансимпедансного усилителя необходимо наличие еще двух емкостей с величиной одной из них существенно большей величины второй, дополнительного ключа, а также для функционирования канала формирования тепловизионного изображения необходимо устройство выборки и хранения. В режиме формировании тепловизионного изображения используется емкость, величина которой существенно больше, в режиме формирования трехмерного изображения - вторая емкость.

В третьих, младшие разряды фотосигналов в канале формирования трехмерного изображения, как и в канале формирования тепловизионного изображения, передаются в мультиплексор по столбцовой шине считывания в аналоговой форме.

Таким образом, для известного устройства считывания характерно большое количество узлов (блоков) в его ячейке, относительно большие геометрические размеры последней, большое количество управляющих сигналов.

Техническим результатом решения является улучшение пространственного разрешения и снижения потребляемой мощности при работе устройства считывания в двух режимах - режиме формирования тепловизионного изображения и в режиме формирования трехмерного изображения.

Технический результат достигается устройством считывания для многоэлементных фотоприемников инфракрасного излучения, содержащим многоканальную систему считывания в составе матрицы ячеек считывания, содержащих фильтр высоких частот, компаратор, N-разрядный счетчик, причем в составе каждой ячейки считывания также выполнены емкостной трансимпедансный усилитель с интегрирующей емкостью, преобразователь времени в напряжение, логический блок и M-разрядная схема памяти, при этом емкостной трансимпедансный усилитель реализован с четырьмя входами и одним выходом, первый вход емкостного трансимпедансного усилителя предназначен для подключения к фотодиоду, второй вход емкостного трансимпедансного усилителя предназначен для подачи напряжения смещения, управляющего полосой пропускания емкостного трансимпедансного усилителя, третий вход емкостного трансимпедансного усилителя, предназначен для подачи напряжения, обеспечивающего сброс интегрирующей емкости, четвертый вход емкостного трансимпедансного усилителя, предназначен для подачи напряжения, обеспечивающего сброс интегрирующей емкости при достижении порогового значения напряжения на выходе емкостного трансимпедансного усилителя, интегрирующая емкость в емкостном трансимпедансном усилителе одной обкладкой соединена с его первым входом, а второй обкладкой - с его выходом, выход емкостного трансимпедансного усилителя соединен с первым из трех входов фильтра высокой частоты, второй и третий входы фильтра высокой частоты предназначены для подачи напряжений смещения, определяющих граничную частоту, выход фильтра высокой частоты соединен через ключ, выполненный с управляющим входом для подачи сигнала, замыкающего ключ и обеспечивающего выполнение выборки и хранения фотосигнала, с инвертирующим входом компаратора, указанный инвертирующий вход компаратора соединен с выходом преобразователя времени в напряжение через ключ, выполненный с управляющим входом, предназначенным для подачи напряжения, замыкающего ключ для обеспечения передачи сигнала из преобразователя времени в напряжение в компаратор, неинвертирующий вход компаратора предназначен для подачи управляющего сигнала, выход компаратора соединен с первым входом логического блока, имеющего пять входов и три выхода, первый выход логического блока соединен с входом преобразователя времени в напряжение с возможностью подачи сигнала, разрешающего фиксацию текущего уровня напряжения в преобразователе времени в напряжение, второй вход логического блока предназначен для подачи сигнала, определяющего режим работы устройства, второй выход логического блока связан с четвертым входом емкостного трансимпедансного усилителя и предназначен для подачи на указанный вход напряжения, обеспечивающего сброс интегрирующей емкости при достижении порогового значения напряжения на выходе емкостного трансимпедансного усилителя, третий вход логического блока связан с шиной подачи сигнала, определяющего режим работы счетчика, третий выход логического блока связан со счетным входом N-разрядного счетчика с возможностью подачи на указанный вход сигнала управления счетом, вырабатываемого логическим блоком, четвертый вход логического блока связан с шиной подачи сигнала на сброс счетчика, пятый вход логического блока связан со столбцовой шиной подачи генерированных синхроимпульсов, преобразователь времени в напряжение выполнен с двумя входами и одним выходом, один из входов предназначен для подачи сигнала от логического блока, разрешающего фиксацию текущего уровня напряжения в преобразователе времени в напряжение, второй вход связан со столбцовой шиной подачи сигнала от генератора пилообразного сигнала, а выход связан с инвертирующим входом компаратора через ключ, выполненный с управляющим входом, предназначенным для подачи напряжения, замыкающего ключ для обеспечения передачи сигнала из преобразователя времени в напряжение в компаратор, N-разрядный счетчик выполнен с двумя входами и одним выходом, первый его вход связан с шиной подачи сигнала на сброс счетчика, второй, счетный, вход связан с третьим выходом логического блока с возможностью подачи на указанный вход сигнала управления счетом, вырабатываемого логическим блоком, выход N-разрядного счетчика связан с входом M-разрядной схемы памяти, второй и третий входы которой связаны соответственно со столбцовыми шинами считывания и записи, а выход M-разрядной схемы памяти соединен со строчной шиной выхода разрядностью N.

В устройстве N-разрядный счетчик и M-разрядная схема памяти выполнены соответственно N и М разрядными с N<M≤2N.

В устройстве в емкостном трансимпедансном усилителе с интегрирующей емкостью выполнены инвертирующий усилитель с двумя входами и одним выходом, являющимся выходом емкостного трансимпедасного усилителя, первый и второй ключи, каждый из которых выполнен с управляющим входом, один из входов инвертирующего усилителя выполнен в качестве первого входа емкостного трансимпедансного усилителя, второй вход - в качестве второго входа емкостного трансимпедансного усилителя, первый и второй ключи подключены к обкладкам интегрирующей емкости, управляющий вход первого ключа выполнен в качестве третьего входа емкостного трансимпедансного усилителя, с возможностью подачи на управляющий вход первого ключа напряжения, вызывающего его замыкание и обеспечивающего сброс емкости, а управляющий вход второго ключа выполнен в качестве четвертого входа емкостного трансимпедансного усилителя, с возможностью подачи на управляющий вход второго ключа напряжения, вызывающего его замыкание и обеспечивающего сброс емкости при достижении порогового значения напряжения на выходе емкостного трансимпедансного усилителя.

В устройстве фильтр высокой частоты выполнен в составе емкости и n-канального транзистора, который своим стоком подсоединен к одной из обкладок емкости с концом, являющимся выходом фильтра высокой частоты, соединенным через ключ, выполненный с управляющим входом для подачи сигнала, замыкающего ключ и обеспечивающего выполнение выборки и хранения фотосигнала, с инвертирующим входом компаратора, конец другой обкладки емкости, являющийся первым входом фильтра высокой частоты, соединен с выходом емкостного трансимпедансного усилителя, второй и третий входы фильтра высокой частоты, предназначенные для подачи напряжений смещения, определяющих граничную частоту, соединены соответственно с затвором и истоком n-канального транзистора, подложка n-канального транзистора выполнена с возможностью подачи на нее того же потенциала, что и на исток.

В устройстве фильтр высокой частоты выполнен в составе емкости и дифференциального усилителя, образованного первым и вторым p-канальными транзисторами, а также третьим, четвертым и пятым n-канальными транзисторами, подложки третьего, четвертого и пятого n-канальных транзисторов соединены с точкой «земли», подложки первого и второго p-канальных транзисторов выполнены с возможностью подачи потенциала на них, равного напряжению питания, истоки первого и второго p-канальных транзисторов соединены друг с другом с подачей на них напряжения питания, затворы первого и второго p-канальных транзисторов соединены друг с другом и подсоединены к стоку первого p-канального транзистора, сток первого p-канального транзистора соединен с истоком третьего n-канального транзистора, сток второго p-канального транзистора соединен с истоком четвертого n-канального транзистора и с его затвором, соединенные сток второго p-канального транзистора, исток четвертого n-канального транзистора и затвор n-канального транзистора подсоединены к одной из обкладок емкости с концом, являющимся выходом фильтра высокой частоты, соединенным через ключ, выполненный с управляющим входом для подачи сигнала, замыкающего ключ и обеспечивающего выполнение выборки и хранения фотосигнала, с инвертирующим входом компаратора, конец другой обкладки емкости, являющийся первым входом фильтра высокой частоты, соединен с выходом емкостного трансимпедансного усилителя, стоки третьего n-канального транзистора и четвертого n-канального транзистора соединены друг с другом и подсоединены к истоку пятого n-канального транзистора, сток пятого n-канального транзистора выполнен соединенным с точкой «земли», второй и третий входы фильтра высокой частоты, предназначенные для подачи напряжений смещения, определяющих граничную частоту, соединены соответственно с затвором третьего n-канального транзистора и затвором пятого n-канального транзистора.

В устройстве преобразователь времени в напряжение выполнен в составе емкости, заряжаемой линейно с течением времени, ключа, выполненного с управляющим входом, являющимся входом преобразователя времени в напряжение, предназначенным для подачи сигнала от логического блока, разрешающего фиксацию текущего уровня напряжения в преобразователе времени в напряжение, емкость одной обкладкой подсоединена к одному из концов указанного ключа, от подсоединения сформирован вывод, являющийся выходом преобразователя времени в напряжение, связанным с инвертирующим входом компаратора через ключ, выполненный с управляющим входом, предназначенным для подачи напряжения, замыкающего ключ для обеспечения передачи сигнала из преобразователя времени в напряжение в компаратор, вторая обкладка емкости соединена с точкой «земли», второй из концов указанного ключа, являющийся вторым входом преобразователя времени в напряжение, связан со столбцовой шиной подачи сигнала от генератора пилообразного сигнала.

В устройстве логический блок выполнен в составе RS-триггера, двух логических элементов «И-НЕ», логического элемента «И», двух мультиплексоров, характеризующихся одним адресным входом, двумя информационными входами и одним выходом, при этом вход S RS-триггера, являющийся первым входом логического блока, соединен с выходом компаратора, вход R RS-триггера выполнен как четвертый вход логического блока и связан с шиной подачи сигнала на сброс счетчика, инверсный выход RS-триггера соединен с одним из входов первого логического элемента «И-НЕ», второй вход которого выполнен как пятый вход логического блока, связанный со столбцовой шиной подачи генерированных синхроимпульсов, а инверсный выход первого логического элемента «И-НЕ» связан с первым информационным входом первого из мультиплексоров, нулевой информационный вход которого подключен к входу S RS-триггера, а адресный вход соединен с одним из входов второго логического элемента «И-НЕ», выход первого мультиплексора соединен с одним из входов логического элемента «И» и выполнен как третий выход логического блока, который связан со счетным входом N-разрядного счетчика с возможностью подачи на указанный вход сигнала управления счетом, вырабатываемого логическим блоком, вход второго логического элемента «И-НЕ», с которым соединен адресный вход первого мультиплексора, выполнен как третий вход логического блока, связанный с шиной подачи сигнала, определяющего режим работы счетчика, второй вход второго логического элемента «И-НЕ» выполнен как второй вход логического блока, предназначенный для подачи сигнала, определяющего режим работы устройства, инверсный выход второго логического элемента «И-НЕ» связан со вторым входом логического элемента «И», выход логического элемента «И» выполнен как второй выход логического блока, связанный с четвертым входом емкостного трансимпедансного усилителя и предназначенный для подачи на указанный вход напряжения, обеспечивающего сброс интегрирующей емкости при достижении порогового значения напряжения на выходе емкостного трансимпедансного усилителя, к инверсному выходу RS-триггера подсоединен первый информационный вход второго мультиплексора, адресный вход которого подсоединен к второму входу второго логического элемента «И-НЕ», который выполнен как второй вход логического блока, предназначенный для подачи сигнала, определяющего режим работы устройства, выход второго мультиплексора выполнен как первый выход логического блока, соединенный с входом преобразователя времени в напряжение с возможностью подачи сигнала, разрешающего фиксацию текущего уровня напряжения в преобразователе времени в напряжение, кроме того, логический блок снабжен дополнительным шестым входом, являющимся нулевым информационным входом второго мультиплексора, соединенным с точкой «земли».

В устройстве логический блок выполнен в составе RS-триггера, логического элемента «И-НЕ», трех мультиплексоров, характеризующихся одним адресным входом, двумя информационными входами и одним выходом, при этом вход S RS-триггера, являющийся первым входом логического блока, соединен с выходом компаратора, вход R RS-триггера выполнен как четвертый вход логического блока и связан с шиной подачи сигнала на сброс счетчика, инверсный выход RS-триггера соединен с одним из входов логического элемента «И-НЕ», второй вход которого выполнен как пятый вход логического блока, связанный со столбцовой шиной подачи генерированных синхроимпульсов, а инверсный выход связан с первым информационным входом первого из мультиплексоров, нулевой информационный вход первого мультиплексора подключен к входу S RS-триггера, а адресный вход соединен с адресным входом второго мультиплексора, при этом соединенные адресные входы первого и второго мультиплексоров выполнены как третий вход логического блока, связанный с шиной подачи сигнала, определяющего режим работы счетчика, выход первого мультиплексора выполнен как третий выход логического блока, который связан со счетным входом N-разрядного счетчика с возможностью подачи на указанный вход сигнала управления счетом, вырабатываемого логическим блоком, к выходу первого мультиплексора подсоединен нулевой информационный вход второго мультиплексора, выход второго мультиплексора, выполнен как второй выход логического блока, связанный с четвертым входом емкостного трансимпедансного усилителя и предназначенный для подачи на указанный вход напряжения, обеспечивающего сброс интегрирующей емкости при достижении порогового значения напряжения на выходе емкостного трансимпедансного усилителя, к инверсному выходу RS-триггера подсоединен первый информационный вход третьего мультиплексора, адресный вход которого выполнен как второй вход логического блока, предназначенный для подачи сигнала, определяющего режим работы устройства, выход третьего мультиплексора выполнен как первый выход логического блока, соединенный с входом преобразователя времени в напряжение с возможностью подачи сигнала, разрешающего фиксацию текущего уровня напряжения в преобразователе времени в напряжение, кроме того, логический блок снабжен дополнительным шестым входом, который образован соединенными первым информационным входом второго мультиплексора и нулевым информационным входом третьего мультиплексора, соединенными с точкой «земли».

В устройстве N-разрядный счетчик выполнен асинхронным со сбросом в составе N D-триггеров, входы сброса R всех D-триггеров соединены друг с другом, вход сброса первого D-триггера, являющийся первым входом N-разрядного счетчика, связан с шиной подачи сигнала на сброс счетчика, синхровход первого D-триггера, являющийся вторым, счетным, входом N-разрядного счетчика, связан с третьим выходом логического блока с возможностью подачи на указанный вход сигнала управления счетом, вырабатываемого логическим блоком, синхровход каждого последующего D-триггера соединен с выходом предыдущего D-триггера, выходы каждого из D-триггеров выполнены с возможностью формирования разряда числа с увеличением его веса, начиная с первого, образуя N-разрядный выход счетчика, информационный вход D каждого из D-триггеров соединен с его же инверсным выходом.

В устройстве каждый из D-триггеров выполнен в составе шести транзисторов, четырех инверторов, первый n-канальный транзистор истоком соединен с информационным входом D, стоком соединен с входом первого инвертора, выход которого соединен с входом второго инвертора, к стоку первого n-канального транзистора подсоединен исток второго n-канального транзистора, затвор которого соединен с входом сброса R, а сток соединен с точкой «земли», к соединенным стоку первого n-канального транзистора и истоку второго n-канального транзистора подсоединен исток третьего p-канального транзистора, сток которого соединен с выходом второго инвертора, а затвор соединен с затвором первого n-канального транзистора, исток четвертого p-канального транзистора подсоединен к стоку третьего p-канального транзистора, сток четвертого p-канального транзистора соединен с входом третьего инвертора, выход которого соединен с входом четвертого инвертора, кроме того, сток четвертого p-канального транзистора соединен с истоком пятого n-канального транзистора и истоком шестого n-канального транзистора, затвор пятого n-канального транзистора соединен с затвором второго n-канального транзистора, а сток пятого n-канального транзистора соединен с точкой «земли», затвор шестого n-канального транзистора соединен с затвором четвертого p-канального транзистора, соединенные затворы шестого n-канального транзистора и четвертого p-канального транзистора соединены с соединенными затворами первого n-канального транзистора и третьего p-канального транзистора с подключением к синхровходу D-триггера, сток шестого n-канального транзистора соединен с выходом четвертого инвертора с образованием прямого выхода D-триггера, а инверсный выход D-триггера выполнен в соединении выхода третьего инвертора с входом четвертого инвертора.

В устройстве каждый из инверторов выполнен в составе пары транзисторов - n-канального транзистора и p-канального транзистора, затворы транзисторов соединены друг с другом с подключением к входу инвертора, стоки транзисторов соединены друг с другом с подключением к выходу инвертора, исток n-канального транзистора соединен с точкой «земли», исток p-канального транзистора выполнен с возможностью подачи на него напряжения питания.

В устройстве M-разрядная схема памяти выполнена в составе двух запоминающих блоков статического или динамического типа, каждый из блоков выполнен с N-разрядным входом, предназначенным для связи с N-разрядным выходом N-разрядного счетчика, а также снабжен входами, предназначенными для подключения к столбцовым шинам считывания и записи с разрядностями, равными двум, с подключением каждого входа считывания и записи блоков к соответствующему ему разряду соответствующей двухразрядной шины, один из блоков выполнен с N-разрядным выходом и предназначен для записи количества полных циклов считывания, второй блок выполнен с (M-N)-разрядным выходом и предназначен для записи количества неполных циклов считывания, оба запоминающих блока выходами подключены к шине выхода с разрядностью N.

В устройстве запоминающий блок статического типа выполнен в составе запоминающих ячеек, равном разрядности блока, содержащих каждая по три инвертора, два из которых соединены друг с другом с подключением их входов к их выходам, между одними соединенными входом и выходом сформирован вход ячейки, снабженный входным ключом, между вторыми соединенными входом и выходом подключен своим входом третий инвертор, на выходе которого сформирован выход ячейки, снабженный выходным ключом, входные ключи запоминающих ячеек выполнены с возможностью управления их замыканием по сигналу, подаваемому от столбцовой шины записи, на вход, предназначенный для подключения к указанной шине, выходные ключи запоминающих ячеек выполнены с возможностью управления их замыканием по сигналу, подаваемому от столбцовой шины считывания, на вход, предназначенный для подключения к указанной шине.

В устройстве запоминающий блок динамического типа выполнен в составе запоминающих ячеек, равном разрядности блока, содержащих каждая по емкости с одной обкладкой, соединенной с точкой «земли», а второй обкладкой, подключенной между сформированным входом ячейки, снабженным входным ключом, и сформированным выходом ячейки, снабженным выходным ключом, входные ключи запоминающих ячеек выполнены с возможностью управления их замыканием по сигналу, подаваемому от столбцовой шины записи, на вход, предназначенный для подключения к указанной шине, выходные ключи запоминающих ячеек выполнены с возможностью управления их замыканием по сигналу, подаваемому от столбцовой шины считывания, на вход, предназначенный для подключения к указанной шине.

Сущность технического решения поясняется нижеследующим описанием и прилагаемыми фигурами.

На Фиг. 1 представлена схема ячейки устройства считывания с подключением ее к фотодиоду, являющемуся фоточувствительным элементом фотоприемника инфракрасного излучения, где 1 - емкостной трансимпедансный усилитель (ЕТИУ); 2 - фильтр высоких частот (ФВЧ); 3 - компаратор; 4 - преобразователь времени в напряжение (ПВН); 5 - логический блок; 6 - N-разрядный счетчик; 7 - M-разрядная схема памяти; фотодиод (ФД); C_инт - интегрирующая емкость.

На Фиг. 2 представлен вариант реализации преобразователя времени в напряжение (ПВН) в составе емкости, ключа ПВН, выполненного с управляющим входом, являющимся входом преобразователя времени в напряжение, и одним концом, соединенным с генератором пилообразного сигнала (ГПС), а вторым - с обкладкой емкости, также показано соединение преобразователя ПВН с ключом, выполненным с управляющим входом, предназначенным для подачи напряжения, замыкающего ключ для обеспечения передачи сигнала из преобразователя времени в напряжение в компаратор.

На Фиг. 3 представлены варианты схематического решения фильтра высокой частоты - ФВЧ: а) ФВЧ, выполненного в составе емкости и n-канального транзистора; б) ФВЧ, выполненный в составе емкости и дифференциального усилителя; где VT1 - n-канальный транзистор, VT2 - VT3 - p-канальные транзисторы дифференциального усилителя, VT4-VT6 - n-канальные транзисторы дифференциального усилителя.

На Фиг. 4 представлены варианты выполнения логического блока: а) в составе RS-триггера, двух двухвходовых логических элементов «И-НЕ», одного двухвходового логического элемента «И», двух мультиплексоров из двух в один; б) в составе RS-триггера, одного двухвходового логического элемента «И-НЕ», трех мультиплексоров из двух в один; где 8 - RS-триггер; 9 и 10 - логический элемент (ЛЭ) «И-НЕ»; 11 - логический элемент (ЛЭ) «И»; 12, 13, 14 - мультиплексор.

На Фиг. 5 показано выполнение N-разрядного асинхронного счетчика со сбросом на D-триггерах.

На Фиг. 6 показана реализация D-триггера, на основе которых выполнен N-разрядный асинхронный счетчик: где 15, 16, 17, 18 - инвертор; VT7, VT8 - n-канальный транзистор; VT9, VT10 - p-канальный транзистор, VT11, VT12 - n-канальный транзистор.

На Фиг. 7 показана реализация инвертора: а) условное обозначение; б) схема инвертора; где VT13 - n-канальный транзистор, VT14 - p-канальный транзистор.

На Фиг. 8 показана реализация соединения M-разрядной схемы памяти в составе двух запоминающих блоков, один из которых предназначен для записи полных циклов считывания (ОЗУ 1), а второй - для записи неполных циклов считывания (ОЗУ 2), с N-разрядным асинхронным счетчиком.

На Фиг. 9 приведены схемные реализации запоминающих блоков для построения M-разрядной схемы памяти на примере N-разрядного блока (ОЗУ): а) условное обозначение блока; б) схема N-разрядного блока статической памяти; в) схема N-разрядного блока динамической памяти.

На Фиг. 10 представлены временные диаграммы управляющих напряжений и напряжений внутренних узлов устройства в тепловизионном режиме: где Up.p. - управляющий цифровой сигнал «режим работы»; Фр.сч. - управляющий цифровой сигнал «режим счета»; Фобщ.сб. - управляющий ц