Устройство для оценки качества канала связи

Устройство для оценки качества канала связи

Иллюстрации

Показать все

Реферат

 

) (-КСО1 ) н,„-, "- Ю1т Т1) 0

" этак yp °

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (и) 47I630

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 06.10.72 (21) 1834595/26-9 с присоединением заявки Ме (23) Приоритет

Опубликовано 25.05,75. Бюллетень Ме 19

Дата опубликования описания 08.09.75 (51) М. Кл. H Oll 1/04

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621,391.832 (088,8) (72) Автор изобретения

Б. К. Болдин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОЦЕНКИ КАЧЕСТВА КАНАЛА

СВЯЗИ

Изобретение относится к электросвязи и может быть использовано для оценки качества канала связи по рабочему сигналу при приеме дискретной информации.

Известное устройство для оценки качества канала связи, содержащее два блока синхронизации, каждый из которых включает последовательно соединенные схему управления, делитель частоты и фазовый дискриминатор, не позволяет оценить качество канала связи при отсутствии информации о частоте и границах посылок.

Цель изобретения — обеспечение возможности оценки качества при отсутствии информации о частоте и границах посылок.

Это достигается тем, что первый выход фазового дискриминатора подключен к первому входу схемы управления непосредственно, а второй выход — к второму входу схемы управления через схему «ИЛИ», на второй вход которой подан сигнал расстройки, причем анализируемые посылки поданы на второй вход фазового дискриминатора, а тактовый сигнал — на третий вход схемы управления, при этом выходы делителей подключены к соответствующим входам частотного дискриминатора, выход которого подключен к одному из входов выходного триггера и входу «установка О» счетчика, а сигнал отсчета времени подан на вход счетчика, выход которого подключен к другому входу выходного триггера.

На чертеже представлена блок-схема пред5 лагаемого устройства для оценки качества канала связи.

Устройство содержит два блока 1 и 2 синхронизации, каждый из которых состоит из фазового дискриминатора 3 и 4, делителя 5 и

10 б частоты, схем 7 и 8 управления и схем

«ИЛИ» 9 и 10, а также частотный дискриминатор 11, триггер 12 и счетчик 13. Кроме того, устройство имеет вход 14 для подачи исходной частоты, вход 15 для подачи сигнала

15 расстройки, вход 16 для подачи анализируемой посылки и вход 17 для подачи отметок времени.

Устройство работает следующим образом.

Сигнал с входа 16 поступает на входы фа20 зовых дискриминаторов 3 и 4, на вторые входы которых с делителей 5 и 6 поступают подстроенные частоты. С выходов фазовых дискриминаторов 3 и 4 сигналы рассогласования фазы поступают на входы схем 7 и 8 управ25 ления. Сигналы расстройки, поступающие с входа 15 устройства на входы схем 7 и 8 управления через схемы «ИЛИ» 9 и 10, вызывают перераспределение сигналов с выходов

471630

Предмет изобретения

Составитель С. Лукинская

Техред Н. Ханеева

Корректор 3. Тарасова

Редактор А. Батыгин

Заказ 2015/18 Изд. № 739 Тираж 833 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

3 фазовых дискриминаторов 3 и 4 таким образом, что блоки 1 и 2 синхронизации захватываются на частоте сигнала. В результате на входы частотного дискриминатора 11 с выходов делителей 5 и 6 поступают равные частоты, что обеспечивает отсутствие сигнала на выходе частотного дискриминатора 11.

При этом триггер 12 устанавливается в «единицу» счетчиком 13 после его заполнения сигналом с входа 17. При пропадании регулярного сигнала на входе 16 сигналы с выходов каждого из фазовых дискриминаторов 3 и 4 становятся независимыми от сигналов на выходах делителей 5 и 6, поэтому сигнал с входа 15, поступая, с одной стороны, через схему «ИЛИ» 9 на вход опережения фазы схемы 7 управления, при водит к увеличению частоты на выходе делителя 5, а, с другой стороны, поступая через схему «ИЛИ» 10 на вход задержки фазы схемы 8 управления, приводит к уменьшению частоты на выходе делителя 6. В результате наличия разности частот на входах частотного дискриминатора

11 на его выходе появляется сигнал, устанавливающий триггер 12 в нуль.

Устройство для оценки качества канала связи, содержащее два блока синхронизации, 5 каждый из которых включает последовательно соединенные схему управления, делитель частоты и фазовый дискриминатор, о т л и ч аю щ е е с я тем, что, с целью обеспечения возможности оценки качества при отсутствии ин10 формации о частоте и границах посылок, первый выход фазового дискриминатора подключен к первому входу схемы управления непосредственно, а второй выход — к второму входу схемы управления через схему «ИЛИ», на

15 второй вход которой подан сигнал расстройки, причем анализируемые посылки поданы на второй вход фазового дискриминатора, а тактовый сигнал — на третий вход схемы управления, при этом выходы делителей под20 ключены к соответствующим входам частотного дискриминатора, выход которого подключен к одному из входов выходного триггера и входу «Установка 0» счетчика, а сигнал отсчета времени подан на вход счетчика, вы25 ход которого подключен к другому входу выходного триггера.