Способ проверки логических устройств на схемах с имиттерно- связанной логикой

Способ проверки логических устройств на схемах с имиттерно- связанной логикой

Иллюстрации

Показать все

Реферат

 

Союз Советсиик

Социалистических

Республик (1и 687417 (61l) Дополнительное к авт. свид-ву(22) Заявлено14. 12. 76 (2l ) 2430353/24-2 1 с присоединением заявки М (23) ПриоритетОпубликовано 25. 09.79. Бюллетень М 35

Дата опубликования описания 30.09.79 (51)М. Кл.

6 01 Я 31/02

Гвсударстввннье квинтет

СССР пб дРлвм и306РВтанмм и еткритий (53) УДК, 621. 317..79 (088. 8) (72) Авторы изобретения М. О. КаРаханЯн, Л. А. ГРигоРЯн и И. Б. МкРтУмЯн (7!) Заявитель (54) СПОСОБ ПРОВЕРКИ ЛОГИЧЕСКИХ УСТРОЙСТВ НА СХЕМАХ

С ЭМИТТЕРНО-СВЯЗАННОЙ ЛОГИКОЙ

Изобретение относится к электроизмерительной технике и может использоваться при испытании устройств с эмиттерно-связанной логикой.

Известны способы диагностического

5 контроля устройств телемеханических систем, основанные на подаче на входы устройств определенных тестов, проведении проверок над диагностируемым устройством и анализе результатов каждой прото верки (1 j.

Недостаток таких способов - сложность процесса контроля.

Известны также способу проверки логических устройств типовых элементов

15 замены, основанчые на подаче набора тестовой дискретной информации и сравнении выходной информации с эталонной(21.

Недостаток указанных способов заключается в сложности процесса контроля.

? ель изобретения — упростить процесс контроля.

Зто достигается тем, что в способе проверки логических устройств с эмиттерно-связанной логикой, основанном на подаче двоичной информации на входы испытуемого устройства и сравнении выхопной информации с эталонной, на выходы испытуемого устройства лопают низкий логический уровень и по результируюшему сигналу судят о гопности устройства, H а черт еже из о бр а же н а с тру кт урн а я схема устройства, поясняюшая предлагаемый способ проверки.

Устройство состоит из проверяюшего блока 1 и проверяемого блока 2.

Блок 1 имеет выходы 3-10; блок 2выводы 11-18, при этом выводы 11 и

15 являются вь ходами, а остальные— входами. При проверке все выходы проверяюшего блока 1 соединяют с вывопами блока 2: выход 3 с выводом 11, 4-с

12, 5-с 13, 6-с 14, 7-с 15, 8-с 16, 9-с 17 и 10-с 18, и по испытательной программе (вручную или автоматически) подают дискретичную пвоичную информацию, причем на выхопь1 11 и 15 блока

2 подают низкий логический уровень.

Низкий логический уровень обеспечивается через псевдоэлементы 19 и 20 (" монтажное И для высоких уровней), образующиеся соединениями выхода 11 блока 2 с входом 21.псевдоэлемента 19, вход 22 которого соединен с выходом

3 блока 1, выхода 15 блока 2 с входом

23 псевдоэлемента 20, вход 24 которого соединен с выходом 7 блока 1.

Далее приведены таблицы истинности псевдоэлементов 19 и 20 соответственно

Результирующая информация на связанных между собой выводах (выход проверяющего — выход проверяемого) при этом определяется состоянием выходов 11 и

15 проверяемого блока 2. Полученную на выходах проверяемого блока 2 результирующую информацию (информация на вы7417

4 ходах 25 и 26 псевдоэлементов 1 . и

2 0 соответственно) сравнивают с эталонной.

Формула изобретения

Способ проверкилогических устройств на схемах с эмиттерно-связанной логикой, осно о ванный на подаче двоичной информации на входы испытуемого устройства и сравнении выходной информации с эталонной, отличающийся тем,что, с целью упрощения процесса контроля, на выходы испытуемого устройства подают низкий логический уровень и по результирующему сигналу судят о годности устройстваа.

Источники информации, принятые во внимание при экспертизе

1. Кон E. Л., Тимошинов П. М., Шеховцов О. И. Диагностика многотактных телемеханических систем. Энергия, 1972, с. 93-95.

2. Обзоры по электронной технике.

МЭП СССР, М. 1972, вып. М 3(31), с. 7 1-76 (прототип).

ЦНИИПИ Заказ 5572/43 Тираж 1090 Подписное

Филиал Г1ПП "Патент", г, Ужгород, ул, Проектная, 4