Иллюстрации к патенту 687417

Способ проверки логических устройств на схемах с имиттерно- связанной логикой