Устройство параметрического контроля интегральных схем

Устройство параметрического контроля интегральных схем

Иллюстрации

Показать все

Реферат

 

(i i! 694822 (ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 10.12.76 (21) 2430252/18-21 с присоединением заявки ¹ (51) М. Кл. G 01R 31/28

ГосУдаРственный комитет (23) Приоритет (53) УДК 621.317.79 (088.8) по делам изолретении (43) Опубликовано 30.10.79. Бюллетень ¹ 40 и открытнй (45) Дата опубликования описания 30.10.79 (72) Авторы изобретения Д. И. Ажоткин, Л. М. Скороходова, М. С. Кушуль и А. С. Абясов (71) Заявитель (54) УСТРОЙСТВО ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ

ИНТЕГРАЛЪНЫХ СХЕМ

Изобретение относится к вычислительной технике и может быть применено в автоматизированных системах контроля параметров интегральных схем.

Известно устройство для параметрического контроля интегральных схем, содержащее генератор импульсов, счетчик импульсов, дешифратор состояний счетчика, проверяемый и эталонный блоки, контролируемые выводы которых соединены с входами многоканальных элементов несовпадения импульсов (1). Но это устройство сложно.

Наиболее близким к изобретению по технической сущности является устройство для параметрического контроля интегральных схем, содержащее коммутационную матрицу, входы которой соответственно соединены с входными и выходными зажимами исследуемой интегральной схемы, с выходами программируемого источника питания и дешифратора, входы которого подключены к выходу счетчика выводов, подключенного счетным входом к выходу элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй— с выходом триггера брака, соединенного через элемент ИЛИ с выходом элементов сравнения, цифровой измерительный прибор, один из входов которого соединен с выходом коммутационной матрицы, другой вход — с выходом элемента И, а выходы— с первыми входами элементов сравнения и входом генератора тактовых импульсов, источник питания (2). Однако такое устройство также сложно.

Цель изобретения — упрощение устройства. Достигается это тем, что в известное устройство, содержащее коммутационную матрицу, входы которой соединены с вход(ð ными и выходными зажимами исследуемой интегральной схемы, с выходами программируемого источника питания и дешифратора, вход которого подключен к выходу счетчика выводов, подключенного счетным

15 входом к выходу элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй — с выходом триггера брака, соединенного через элемент ИЛИ с выходами элементов сравнения, цифровой измерительный прибор, один из входов которого соединен с выходом коммутационной матрицы, другой вход с выходом элемента И, а выходы — с первыми входами элементов сравнения и входом генератора тактовых импульсов, и источник питания, введены элементы И, панель коммутации проверяемых номеров выводов, панель коммутации управления программируемым источником питания и пане30 ли коммутации допустимых значений про694822

3 всрясмого параметра. При этом первые группы контактов панели коммутацп!! нроВЕР51ЕМ ЫХ Но>>!ЕРОВ ВЬIВОДОВ 1! ДОП С! 11М1>! Х значений проверяемого параметра соединены с выходом источника питания, вгорые группы контактов панели коммутации проВОР110. >!В1х по ILPOB ВВIВОдО — - с пс11Вым11 входами элементов И, вторыс входы которых связаны с выходами дсшифратсра, а выходы — с первой группой контактов панели коммутации управления программируемым источником питания, вторая группа контактов которой подключена к программируемому источнику питания и к вторым Входам элементов сравнения. Третьи входы элементов сравнения подсоединены к вторым группам контактов панелей коммутации допустимых значений проверяемого параметра.

На чертеже представлена блок-схема устройства.

Оно содержит цифровой измерительный прибор 1, источник 2 питания, панель 3 коммутации допустимых значений проверяемого параметра, триггер 4 брака, счетчик 5 выводов, дешифратор 6, коммутационную матрицу 7, программируемый источник 8 питания, элементы 9 сравнения, элементы И 10, панель 11 коммутации прозерясмых номеров выводов, элемент И 12, элемент ИЛИ 13, генератор 14 тактовых импульсов, интегральную схему 15, панель

16 коммутации управления программируемым источником питания.

Устройство работает следующим образом.

Импульсом «начало контроля», поступающим от любого внешнего устройства. (зондовая установка, любой внешний запуск), включается генератор 14 тактовых импульсов, частота работы которого синхронизируется частотой работы цифрового измерительного прибора 1. Импульс генератора тактовых импульсов поступает на вход счетчика 5 выводов через элемент И 12, управляемый триггером 4 брака, и записывает первую сдиницу в счетчик 5 выводов.

Состояние счетчика 5 выводов дешифрируется дешифратором 6, выходы которого соединены с входами коммутационной матрицы 7, которая подключает первый вывод исследуемой интегральной схемы 15 к программируемому источнику 8 питания. Сигналы с выхода дешифратора 6, кроме того, поступают на первые входы группы элементов И 10, вторые входы которых соединены с контактами панели 11 коммутации проверяемых номеров выводов.

Вторая группа контактов панели I1 соединена с источником 2 питания, подающим сигналы логической единицы на груш!у элементов И 10 через сменные вставки, осуществляющие нужные соединения групп контактов панели 11 в соответствии с типом исследуемых схем, т. е. для каждого типа

)О

30 > оа

1О

-i5

55 !

>О

4 исследуемых схем си" налы логической еднН Н Ц 1>1 ! ОДА! 10 1 С 1! 1111 Р а 3 Л П 11 1>! С,! 0 Г П Ч С С К ! С элементы И 10. Один пз лоп!чсскнх элементов И 10 при совпадении сигналов от источника 2 питания (через пансль 11) и с выхода дешифратора 6 подает сигнал «1», поступающий через па! ель 16 на программируемый источник 8 1!ит!1ВВ11 для включения требуемого номинала питания на исследуемую интегральную схему 15 через коммутационную матрицу 7.

Измеряемый ток (или напряжение) с вывода исследуемой схемы 15 через коммутациош1ую матрицу 7 поступает на вход цифрового измерительного прибора 1 и с его выхода в цифровом виде подается на один из входов элемента 9 сравнения, на вторые входы которых проходят логические сигналы «1» от источника 2 питания через панели. На третьи входы элементов 9 сравнения подаются сигналы с выходов панели 16 для разрешения включения одного нз элементов 9 сравнения. Сменные вставки панелей 3 задают величины параметров, по которым исследуемая схема 15 должна быть забракована, т. е. пр;! появлении «1» в счетчике 5 выводов на первом выходе дешифратора 6 оказывается «1» и первый вывод исследуемой схемы 15 подключается к выходу программируемого источника 8 питания. Кроме того, на одном из элементов И

10 происходит совпадение логических сигналов с первого выхода дешифратора 6 и с выхода источника 2 питания через панель 11. Сигнал «1» с выхода выбранного элемента И 10 через панель 16 поступает на вход программируемого источника 8 напряжения. Измеряемый параметр (ток, напряжение) с вывода исследуемой схемы через коммутационнун! матрицу 7 проходит на вход цифрового измерительного прибора

1. Цифровой код измеряемого параметра поступает на элемент 9 сравнения и сравнивается с задаваемым с помощью панелей 3. Разрешение на подключение одного из элементов сравнения осуществляется одновременно с изменением номинала программируемого источника 8 питания от yiIравляющих сигналов с панели 16.

При повышении показаний кода, задаваемого панелью 3, па вход триггера 4 брака поступает сигнал «1».

С выхода элемсн га ИЛИ 13 поступает сигнал, перебрасывающий триггер 4 брака, и дальнейшее поступление импульсов с выхода генератора 14 тактовых импульсов на вход счетчика 5 выводов прекращается.

Счетчик 5 выводов сбрасывается с выхода триггера 4. При отсутствии сигнала

«Брак» следующий импульс с выхода генератора 14 тактовых импульсов поступает на вход счетчика 5 выводов, наращивая его на

«1», и процесс измерения параметра на следу1ощем выводе исследуемой схемы 15 повторяется. После измерения параметра на

694822 последнем выводе схемы 15 сигналом с дешифратора 6 сбрасывается счетчик 5 выводов и отключается генератор 14 тактовых импульсов.

Использование изобретения повышает производительность системы контроля интегральных схем, так как статические испытания этих схем проводятся без участия цифровой вычислительной машины, которая в это время обрабатывает результаты функционального контроля на другом измерительном посту. Ожидаемое увеличение производительности системы составляет 15%.

Формула изобретения

Устройство параметрического контроля интегральных схем, содержащее коммутационную матрицу, соединенную с входными и выходными зажимами исследуемой интегральной схемы, с выходами программируемого источника питания и дешифратора, входы которого подключены к счетчику выводов, подключенному счетным входом к выходу элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй — с выходом триггера брака, подсоединенного через элемент ИЛИ к выходам элементов сравнения, цифровой измерительный прибор, соединенный с коммутационной матрицей, генератором тактовых импульсов, элементом И и первыми входами элементов сравнения, и истощении питания, отличающееся тем, что, с целью упрощения устройства, в него введены элементы И, панель коммутации

5 проверяемых номеров выводов, панель коммутации управления программируемым источником пптания и панели коммутации допустимых значений проверяемого параметра, прп этом первые группы контактов па-!

О нели коммутации проверяемых номеров выводов и допустимых значений проверяемого параметра соединены с выходом источника питания, вторые группы контактов панели коммутации проверяемых номеров выводов

15 соединены с первыми входами элементов И, вторые входы которых соединены с выходами дешифратора, а выходы — с первой группой контактов панели коммутации управления прогр аммируемым источником

2О питания, вторая группа контактов которой подключена к программируемому источнику питания и к вторым входам элементов сравнения, третьи входы элементов сравнения подсоединены к вторым группам контактов панелей коммутации допустимых значений проверяемого параметра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР зо ¹ 238236, кл. G 06Г 15/46, 1970.

2. Авторское свидетельство СССР

¹ 393748, кл. 6 01К 31/28, 1972 (прототип).

694822

Составитель В. Евпаков

Редактор И. Грузова Техред А. Камышникова Корректоры: E. Осипова и Л. Орлова

Заказ 2652/12 Изд. х 626 Тираж 1074 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобрстсний и открытий

113035, Москва, gK-35, Раугискал наб, ч. 4/5

Типография, пр. Сапунова, 2