Ячейка памяти

Ячейка памяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Саауюяистических

Республик

<о752476 (61) Дополнительное к авт. свид-ву— (22) Заявлено 24. 07. 78 (21) 2648477/18-24 с присоединением заявки Мо (23) Приоритет (51)М Кп п3

G 11 С 11/34

G 11 С 17/00

Государственный комитет

СССР но делам изобретений н открытий

Опубликовано 30.07.80, Бюллетень М9 28 (53) УДК 681. .327.67 (088.8) Дата опубликования описания 300780 (72) Авторы изобретения

В. В. Калиников и Б. И. Колкер (71) Заявитель (54 ) ЯЧЕЙКА ПАМЯТИ

Изобретение относится к микроэлектронике и может быть использовано для создания полупроводниковых запоминающих устройств (ЗУ) как оперативных, так и электрически перепрограммируемых постоянных запоминающих устройств (ППЗУ)

Известны ячейки ППЗУ с произвольной выборкой, представляющие собой р-канальный МНОП-транзистор, состоящий из слабо легированной кремниевой подложки п-типа, двух расположенных в приповерхностном слое подложки на некотором расстоянии друг от друга сильно легированных областей р-типа (сток и исток), являющихся диффузионными шинами (разрядная шина и шина питания) и последовательно нанесенных на подложку слоев двуокиси кремния, нитрида кремния и металлического слоя, являющегося затвором (1J и j2) .

В другой ячейке памяти -используется сочетание ПЗС сдвигового регистра и запоминающего МНОП-конденсатора, в котором после каждого третьего

ПЗС-элемента расположен МНОП-конденсатор. Здесь на кремниевую подложку и-типа последовательно нанесены слои двуокиси кремния переменной толщины (в области ПЗС-элемента толщина слоя составляет 500 А, а в области МНОП-конденсатора — 20 A ) и нитрида кремния толщиной 500 Х на слое нитрида кремния расположены алюминиевые электроды, служащие затворами ПЗС-элемента и МНОП-конденсатора (3) .

Недостатком описанных конструкций является большая площадь ячейки и отсутствие произвольной выборки из

ЗУ на основе данной ячейки.

Наиболее близким к изобретению техническим решением является ячейка памяти, содержащая полупроводниковую подложку с V-образными параллельными канавками, расположенными в приповерхностном слое полупроводниковой подложки до соединения с легированными диффузионными областями внутри полупроводниковой подложки, противоположного ей типа проводимости, первый слой диэлектрика на поверхности которого в V-образных параллельных канавках размещены тактовые шины, яа поверхности которых и первого слоя диэлектрика располо.жен второй защитный слой диэлектри752476 ка. Кроме того, в полупроводниковой подложке размещены также разрядные диффузионные шины (4) .

Недостатком этой ячейки является только оперативный режим работы и трудность стирания информации в ре5 жиме ППЗУ.

Дель изобретения — повышение степени интеграции ячейки памяти и обеспечение произвольной выборки в сочетании с последовательной выборкой и электрическим стиранием информации.

Поставленная цель достигается тем, что в ячейку памяти введены шины выборки, расположенные на втором слое диэлектрика перпендикулярно тактовым шинам, и образующие с полупроводниковой подложкой между тактовыми шинами МНОП-конденсаторы.

И тем, что легированные диффузионные области выполнены одинаково с полупроводниковой подложкой типа про- 29 водимости и с концентрацией примеси не менее, чем в 10 раз превышающей концентрацию примеси в полупроводниковой подложке.

На фиг. 1 показана предлагаемая р ячейка памяти; на фиг. 2 — перенос заряда в ПЗС-элементе; на фиг. 3 и 4пояснение работы ячейки при записи и считывании информации, соответственно; на фиг. 5 — возможная конструкция матрицы памяти.

B полупроводниковой подложке 1 выполнены V-канавки 2, дно которых находится в контакте с диффузионными областями 3, выполненными в подложке и совпадающими с ней по типу проводимости. В промежутках между V-канавками расположены элементы запоминающего МНОП-конденсатора : диэлектрические слои 4 SiO — толщиной 2050 Si,,й4 — 5 толщиной 600-1000 А Щ и АР шины 6 выборки.

На боковых гранях Н-канавок, примыкающих к запоминающему конденсатору, последовательно расположены элементы ПЗС структуры, включающей подзатворный окисел 7 из SiOZ толщиной 1000-1200 А, совпадающий с диэлектрическим слоем 4 запоминающего конденсатора, и тактовые электроды

8 и 9 из поликремния, изолированного от электрода МНОП-конденсатора окислом 10. Области 3 служат для увеличения порогового напряжения участка са

ПЗС-элемента, расположенного в углублении V-канавки. Концентрация примеси в эФой области не менее, чем в 10 раз ээ превышает концентрацию примеси в подложке, что обеспечивает пороговое напряжение на укаэанном участке больше, чем максимальное рабочее напряжение на ПЗС-электроде. ЬО !

Рассмотрим передачу заряда в ПЗСэлементе запоминающего устройства (фиг. 2). На полупроводниковой подложке 1 и-типа расположены р + область 11, образующая с подложкой р-f» д переход, подзатворный диэлектрик 7 (фиг. 1) толщиной 1000 + 1?00 А и шина 8, например из поликристаллического кремния (фиг. 1) . Отрицательное напряжение на конце шины 8 подается таким образом, что ) / > ) Vd ( где М3 — напряжение на конце шйны 8 на границе с областью 11, Vg — напряжение на противоположном конце шины

8. В результате в полупроводниковой подложке под электродом образуется потенциальная яма, причем глубина ее в месте приложения Vg, меньше, чем в месте приложения Ч . Если входной р-и переход заземлен Чэ= 0 (где Ч6 напряжение на р-и переходе), то из р+ области 11перетекают в потенциальную яму неосновные носители(дырки) и за счет действия градиента напряжений под шиной перемещаются в место большего поверхностного потенциала (место приложения Vg ) . Аналогично в конструкции, показанной на фиг. 1, передача заряда осуществляется по боковым граням ч-канавки.

Область р+11 не являе-.ñÿ конст>:>чктивным элементдм ячейки памяти и показана только для иллюстрации работы

ПЗС-элемента устройства.

Запись логического "0" в МНОП-конденсатор осуществляется следующим образом (фиг. 3).

На шину МНОП -конденсатора 6 подается отрицательное напряжение 3540 B. При этом под МНОП-конденсатором образуется глубокая потенциальная яма (условно показанная штриховой линией), Заполнение потенциальной ямы под МНОП-конденсатором неосновными носителями осуществляется по

ПЗС-элементу, расположенному в

V-канавках. Перетекание — àðÿäà из потенциальной ямы, образованной на боковой грани V-канавки в потенциальную яму МНОП-конденсатора осуществляется при большем поверхностном потенциале под МНОП-конденсатором относительно поверхностного потенциала боковой грани V-канавки, т. е.

l V>l )Ц,(при Ч = О, где V — напряжение на затворе

МНОП-конденсатора;

Ч вЂ” напряжение на ПЗС шине 8;

М» — напряжение на ПЗС шине 9.

02

Заполнение потенциальной ямы неосновными носителями, при Ч = 3540 В (напряжение записи в МНОП-элементе памяти ) ведет к накоплению заряда на границе раздела окисел 4нитрид кремния 5, т.,е. увеличению порогового напряжения МНОП-конденсатора, что соответствует записи логического "0".

Запись логической "1" осуществляется при подаче положительного напряженин на шину МНОП-конденсатора 6 при нулевых потенциалах на ПЗС-элементе в Н-канавках.

752476

Логической "1" соответстнует низ . кое, а логическому "0" — высокое пороговое напряжение МНОП-конденсатора.

В случае низкого порогового напряжения при подаче отрицательного потенциала 10-12 В на шину МНОП-конденсатора (фиг. 3) под ним образуется потенциальная яма, способная хранить и переносить заряд неосновных носителей (для п-подложки-дырки).

В случае высокого порогового напряжения потенциальная яма под

МНОП-конденсатором при подаче отрицательного смещения 10-12 В на шину

6 (фиг. 3 )отсутствует.

Считывание информации из ячейки памяти происходит следующим образом.

На шину МНОП-конденсатора 6 (фиг. 4) подается отрицательный потенциал Чэ 10-12 В (оптимальное напряжение считывания информации из

МНОП-элемента). При этом в случае записанной в ячейку логической "1" под электродом имеется потенциальная яма, через которую протекают неосновные носители заряда из потенциальной ямы, образованной под шиной

ПЗС 8 в потенциальную яму шины ПЗС

9. Перенос заряда через потенциальную яму МНОП-конденсатора осуществляется при следующем распределении по- 30 тенциалов

IV2I ) l V l ) I Уд,)1 где / ; напряжение на шине ПЗС 8;

V — напряжение на шине ПЗС 9.

При считынании логического "0" пороговое напряжение МНОП-конденсатора примерно соответствует поданному напряжению на шину б выборки, под электродом МНОП-конденсатора потенциальная яма не образуется и протекание заряда из потенциальной ямы 8 в потенциальную яму шины 9 не происходит.

Наличие носителей в потенциальной яме шины 9 соответствует регистрации логической "1", а его отсутствие логического "0".

В качестве примера на фиг. 5 показана возможная органиэация матрицы памяти с использованием предлагаемой ячейки, где б и б — шины

MHOII-конденсатора 8, 8, 9 и 9 тактовые шины ПЗС, 11 — входные р-и переходы, 12 — выходные р-и переходы °

На фиг. 5 показано стрелкой 55 протекание заряда при считывания логической "1" из ячейки памяти, например, 13: инжекция заряда из входного р-и перехода 11 в ПЗС-электродрасположенного в V-канавке 2 (учас- Я) ток I ), протекание заряда по боковой грани ПЗС шины 8 (участок11) ; передача заряда иэ ПЗС-шины 8 н ПЗС шину 9 через МНОП-конденсатор с низким пороговым напряжением 13, на ши- 65 ну 6 которого подано отрицательное напряжение 10-12 Р (участок III );перенос заряда по боковой грани ПЗС шины 9, расположенного в V-канавке 2 (участок IV ) к выходному р-ппереходу (участок Г ).Считывание информации только из ячейки 13 обеспечивается наличием потенциалов на затворной шине МНОП-конденсатора б и шинах

ПЗС 8 и 9 при нупевых потенциалах на шинах б, 8 и 9. Аналогичным образом может быть считана информация из любой ячейки памяти запоминающего устройства.

Таким образом, размещение

ПЗС-электродов по боковым сторонам

МНОП-элемента памяти с переменным порогом в V-канавках и наличие областей с повышенной концентрацией примеси, находящихся в контакте с дном V-канавки, обеспечивают произвольную выборку из запоминающего устройства за счет переноса заряда по боковым граням V-канавки.

Теоретические расчеты показывают, что время выборки одного бита информации в матрице, основанной на предлагаемой ячейке, может составить

1-2 мс, а площадь ячейки может быть уменьшена в 5-6 раз по сравнению с существующими и составляет 150200 мкм при использовании фотошаблол нов с минимальной шириной линии 5 мкм.

Формула изобретения

1, Ячейка памяти, содержащая полупроводниковую подложку c V-образными параллельными канавками, расположенными в приповерхностном слое полупроводниковой подложки до соединения с легированными диффузионными областями внутри полупронодниковой подложки, первый слой диэлектрика, на поверхности которого в V-образных параллельных канавках размещены тактовые шины, на поверхности которых и первого слоя диэлектрика расположен второй слой диэлектрика, о т л ич а ю щ а я с я тем, что, с целью повышения степени интеграции ячейки, она содержит шины выборки, расположенные на втором слое диэлектрика перпендикулярно тактовым шинам, и образующие с полупроводниковой под; ложкой между тактовыми шинами МНОПконденсаторы.

?. Ячейка по п. 1, о т л и ч а-. ю щ а я с я тем, что легированные диффузионные области выполнены одинакового с полупроводниковой подложкой типа проводимости и с концентрацией примеси не менее, чем в 10 раэ превышающей концентрацию примеси н полупроводниковой подложке.

752476

Оиг, Л

Источники информации, принятые во внимание при экспертиз

1. Микроэлектроника и полупроводниковые приборы. Бып. 1, 1976, N., "Сов. радио", с, 58-76.

2. Патент США Р 3893085, кл. 340-173, 1975.

3. "ТЕЕЕ J ° of Soiid State Сirenits"

1974, Ч. SC 9, Р 3, р. 148-150.

4. "Электроника", 1977, Р 17, с, 42-45 (прототип).