Процессор ввода-вывода

Процессор ввода-вывода

Иллюстрации

Показать все

Реферат

 

Союз Севетскик

Социалистических

Республик

ОПИС

ИЗОБРЕТЕНИЯ оя798782

К АВТОУСК©ММ С1 ВТВЛЬСТВУ (И ) Дополиительиее к авт. свид-ву

@ „з

G 06 F 3/04 (22) Заявлеио 100179 (21) 2750299/18-24 с лрисоедииеииеи заявки ИФ

Государственный комитет

СССР оо делам изобретений н открытий (23) Гтриоритет

Опубликовано 230181,Бюллетень 3

Дата олубликаваиия описания 30. 01. 81 (53) УДК 681..3(088.8) (72) Авторы изобретения

Р.И.Абражевич, М.A.Âåðèãà, B.Â.Âèòåð, В.И.Овсянников и A. Г. яловега (71) Заявитель (54) ПРОЦЕССОР ВВОДА-ВЫВОДА

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем повышенной надежности.

Известен процессор ввода-вывода содержащий блок связи с оперативной памятью, блок микропрограммного управления, арифметико-логическое устройство, соединеные между собой входами и выходами процессора, системой информационных, адресных и управляющих шин (1j .

Недостатком устройства является уменьшение производительности центрального процессора, так как при об-. служивании операций ввода-вывода процессор не обрабатывает команд.

Наиболее близким по технической сущности к предлагаемому является процессор ввода- вывода, содержащий блок управления приоритетом микропрограмм, запросный вход которого соединен с выходами каналов вводавывода, управляющий вход — с первым управляющим выходом регистра состояния процессора, первый и второй управляющие выходы — ic первым входом блока формирования адреса микропрограммы и входом блока формирования адреса микропрограммы и информационным входом регистра состояния процессора соответственно, информационный выход регистра состояния процессора подключен к первому информационному входу процессора н информационным входам первого и второго блоков обработки информации, управляющие входы которых соединены с первой группой управляющих выходов блока микропрограммного управления, а выходы подключены ко входу блока. связи и первому информационному выходу процессора, а также к первому информационному входу блока само15 контроля соответственно, первый выход блока связи подключен к информационным входам первого и второго блоков обработки информации и к первому информационному входу процес29 сора, второй выход - ко второму информацибниому выходу процессора, третий выход — ко второму информационному входу блока самоконтроля, третий информационный вход которого сое2$ динен с выходом первого блока обработки информации, четвертый информационный вход — с первым выходом блока связи, пятый информационный вход — с первым адресным выходом блоЗО ка микропрограммного управления, вто798782

Процессор содержит блок 1 связи, первый и второй блоки 2, 3 обработки информации, блок 4 микропрограммного управления, блок 5 управления приоритетом микропрограмм, регистр

6 состояния процессора, регистр 7 тестовых воздействий, регистр 8 имитации ошибки, первый 9 и второй 10 регистры адреса и регистр 11 микрокоманды, блок 12 формирования адреса микропрограммы, блок 13 самоконтроля, каналы 14 ввода-вывода, первый

15 и второй 16 элементы И, элемент

ИЛИ 17, блок 18 дешифрации результатов контроля, блок 19 памяти, блок

20 формирования адреса микрокоманды, бО

65 рой адресный выход которого соединен с адресными входами первого и второго блоков обработки информации, информационные входы каналов вводавывода подключены к выходу первого блока обработки, второй информационный вход процессора соединен с запросным входом блока управления приоритетом микропрограмм, а выход блока формирования адреса микропрограммы связан со входом блока микропрограммного управления (2).

Недостатком процессора является. снижение его надежности из-за ограниченного уровня самопроверки.

Цель изобретения — повышение надежности процессора ввода-вывода. 15

Указанная цель достигается тем, что процессор содержит регистр тестовых воздействий, регистр имитации ошибки, первый и второй элементы И, элемент ИЛИ и блок дешифрации ре- 2О зультатов контроля, первый информационный вход которого соединен с выходом блока самоконтроля, второй и третий информационные входы — с первым управляющим выходом блока микропрограммного управления и первыми управляющими входами регистра тестовых воздействий и регистра имитации ошибки, первый управляющий выход — с запросным входом блока управления приоритетом микропрограмм и вторым входом блока формирования адреса микропрограммы, второй управляющий выход — с управляющими входами каналов ввода-вывода, второй информационный вход — c выходом ре- 35 гистра тестовых воздействий и выходом первого элемента И, а-через элемент ИЛИ вЂ” c первым входом первого элемент И, второй управляющий выход регистра состояния процессора через вто- 4ц рой элемент И соединен со вторым входом первого элемента И и вторым управляющим входом регистра имитации ошибки, информационный вход которого подключен к первому информационному выходу процессора, а выход — к управляющему входу блока самоконтроля.

На чертеже представлена схема устройства.

50 первый 21 и второй 22 информационные входы процессора, шина 23 запроса, первый 24 и второй 25 информационные выходы процессора. входная информационная шина 26 процессора, первый управляющий выход 27 блока микропропрограммного управления, шина 28 задания последовательности тестовых воздействий.

Процессор ввода-вывода предназначен для подключения к оперативной памяти внешних устройств и управления передачей данных между ними.

Операция ввода-вывода в процессоре ввода-вывода осуществляется под управлением текущих управляющих слов канала, которые составляют канальную программу. Каждое управляющее слово канала содержит всю необходимую информацию для операции ввода-вывода, а именно: код операции, адрес данных, счетчик количества передаваемых данных и т. д. Канальная программа хранится в оперативной памяти, текущее управляющее слово хранится частично в блоках 2 и 3, частично непосредственно в канале 14.

По мере необходимости процессор ввода-вывода извлекает очередное управляющее слово канала и загружает

его в блоки 2 и 3 и в канал 14. Первое управляющее слово канала извлекается из оперативной памяти по специальной команде, которая поступает в процессор ввода-вывода через вход 21.

Сигнал запроса на выполнение команды процессора поступает в блок 5 с шины

23, которая соединена с входом 22.

Блок 5 в каждом машинном такте ана лизирует запросы на приостановку и, если в данный момент выполняется менее приоритетная микропрограмма, чем имеется, запрос на шине 25 формирует сигнал приостановки, который через блок 12 поступает в блок 4. Выполнение текущей микропрограммы приостанавливается, адрес следующей микрокоманды (приостановленной микропрограммы) заносится в регистр 10, а в регистр 9 заносится адрес начала микропрограммы обслуживания команды центрального процессора. Микропрограмма обслуживания команды процессора анализирует состояние адресуемого канала, извлекает из оперативной памяти управляющее слово канала и загружает его в канал 14 в память блока через вход 26 процессора ввода-вывода, блоки 2 и 3, выход 24.

Адресуемое внешнее устройство (на рисунке не показано) подключается к каналу и на нем запускается операция ввода-вывода. После запуска операции ввода-вывода центральный процессор отключается от процессора ввода-вывода и, начиная с этого момента, операция ввода-вывода и работа центрального процессора осуществляется параллельно.

798782 новки), то триггер и регистр 6 сбрасываются и элемент И 16 формирует сигнал ожидания, поступающий в регистр 7. Последний формирует сигналы запроса (шина 23) на выполнение теста, поступающего в блоки 5 и 12, а затем в блок 4. Запускается микропрограмма проверки работоспособности схем контроля, блока 4 и блоков 2 и 3, т. е. тех блоков, которые в данный момент не учавствуют в операции ввода-вывода. Если в процессе тестирования оборудования пришел запрос на приостановку от каналов 14 или от центрального процессора, то выполнение микропрограммы приостанавливается и выполняется микропрограмма обслуживания причины приостановки. Если же при тестировании обнаружены неисправности в работе схем контроля или оборудования центрального процессора, то по сигналу с выхода

27 или с выхода регистра 8 сообщается блоку 18. В дальнейшем вид неисправности указывается каналом вводавывода на выходе блока 18.

Элементы 15, 17 и регистры 7 и 8 служат для задания тестовых воздействи, которое осуществляется следующим образом. .В момент включения питания процессора или при загрузке операционной системы блок 4 вырабатывает сигнал гашения, который через выход 27 устанавливает в исходное состояние все блоки процессора ввода-вывода.

По э-ому сигналу происходит установка регистра 7 и сброс регистра 8.

Когда процессор ввода-вывода войдет в режим ожидания по сигналу элемента 16, выход регистра 7 через элементы 17 и 15 поступит на шины 23, 28 и в блок 18. Таким образом, производится переход из ожидания к микропрограмме проверки микропрограммного блока 4. При выполнении этой микропрограммы последовательно читается управляющая память, начиная с нулевого адреса, и блок 13 проверяет содержимое управляющей памяти.

В случае успешнс и проверки по окончании микропрограммы устанавливается регистр 7. При выполнении этого теста производится проверка работоспособности блоков " и 3.

При неуспешной проверке блока 4 или блоков 2 и 3 блок 18 формирует сигнал, поступающий в каналы 14. В дальнейшем при выполнении прерывания по ввод-выводу сообщается операционной системе о наличии предупреждающей ошибки.

5 !

О

В последней микрокоманде микропрограммы обслуживания команды центрального процессора произвоцится переход к приостановленной микропрограмме процессора ввода-вывода, для чего содержимое регистра 10 заносится в регистр 9.

При необходимости каналу 14 принять (передать) данные, он устанавливает сигнал запроса, который через шину 23 поступает в блок 5 и, если в данный момент времени не выполняется более приоритетной микропрограммы и нет более приоритетного запроса, производится переключение на микропрограмму обслуживания запроса аналогично тому, как описано выше.

При одновременном поступлении сигналов запросов на приостановку приоритет их выполнения следующий: передача данных канала. обслуживание канала, обслуживание команды центрального процессора.

Если же в данный момент времени нет запросов на приостановку, то процессор ввода-вывода находится в состоянии ожидания. Так как в процессе выполнения одной приостановки может появиться более приоритетный запрос на приостановку и адрес ранее приостановленной микропрограммы может быть утерян, то в первой же микрокоманде микропрограммы, обслу-. живающей запрос, содержимое регистра

10 записывается в память блоков 2, 3. В конце выполнения микропрограммы приостановки содержимое регистра

10 восстанавливается из этой памяти.

При выполнении микропрограммы процессора ввода-вывода по содержимому регистра 9 адреса из блока 29 считывается микрокоманда в регистр

11. Микрокоманда содержит два типа полей — операционные поля и адресные поля. Операционные поля управляют работой операционных блоков процессора ввода-вывода. Адресные поля служат для формирования адреса следующей микрокоманды.

В процессе выполнения операции ввода-вывода процессор ввода-вывода осуществляет сквозной контроль работы всех блоков. Для этой цели служит блок 13. Причем, осуществляется контроль работы микропрограммного устройства, блока 2, трактов передачи и оперативной памяти.

Однако в случае отказа схемы контроля может оказаться, что процессор ввода-вывода не обнаружит ошибки или зафиксирует ложный отказ.

Поэтому процессор ввода-вывода содержит элементы 15, 17 и регистры 7, 8 для задания тестовых воздействий и блок 18, которые работают в режиме ожидания. Если процессор ввода-вывода находится в ожидании (т. е. не выполняются микропрограммные приостаМикропрограмма проверки схем контроля выполняется при установленном регистре 7, который служит для имитации ошибки.

После обслуживания запросов каналов или центрального процессора производится возврат к прерванной микро798782 программе проверки процессора вводавывода.

Такое конструктивное выполнение устройства позволит увеличить надежность процессора ввода-вывода за счет расширения самоконтроля, Формула изобретения

Процессор ввода-вывода, содержащий блок управления приоритетом микропрограммы, запросный вход которого соединен с выходами каналов ввода-вывода, управляющий вход — с первым управляющим выходом регистра состояния процессора, первый и второй управляющие выходы — с первым входом блока формирования адреса микропрограммы и информационным входом регистра состояния процессора соответственно, информационный выход регистра состояния процессора подключен к первому информационному входу процессора и информационным входам первого и второго блоков обработки информации, управляющие входы которых соединены с первой группой управляющих выходов блока микропрограммного управления, а выходы подключены ко входу блока связи и первому информационному выходу процессора, а также к первому информационному входу блока самоконтроля соответственно, первый выход блока связи подключен к информационным входам пер-, вого и второго блоков обработки информации, и к первому информационному входу процессора, второй выход— ко второму информационному выходу " процессора, третий вчход — ко второму информационному входу блока

"амоконтроля, третий информационный вход которого соединен с выходом первого блока обработки информации, четвертый информационный вход — с первым выходом блока связи, пятый информационный вход — с первым адресным выходом блока микропрограммного управления, второй адресно выход которого соединен с адресными входами первого и второго блоков об5

3S

45 работки информации, информационны= входы каналов ввода-вывода подключены к выходу первого блока отработки, второй информационный вход процессора соединен с запросным входом блока управления приоритетом микропрограмм, а выход блока формирования адреса микропрограммы связан со входом блока микропрограммного управления, отличающийся тем, что, с целью повышения надежности процессора. он содержит регистр тестовых воздействий, регистр имитации ошибки, первый и второй элементы И, элемент ИЛИ и блок дешифрации результатов контроля, первый информационный вход которого соединен с выходом блока самоконтроля, второй и третий информационные входы— с первым управляющим выходом блока микропрограммного управления и первыми управляющими входами регистра тестовых воздействий и регистра имитации ошибки, первый управляющий выход — с запросным входом блока управления приоритетом микропрогравеы и вторым входом блока формирования адреса микропрограммы, второй управляющий выход — с управляющими входами каналов ввода-вывода, второй информационный вход — с выходом регистра тестовых воздействий и выходом первого элемента .И, а через элемент

ИЛИ вЂ” с первым входом первого элемента И, второй управляющий выход регистра состояния процессора через второй элемент И соединен со вторым входом первого элемента И и вторым управляющим входом регистра имитации ошибки, информационный вход которого подключен к первому информационному выходу процессора, а выход — к управляющему входу блока самоконтроля.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 525956, кл. G 06 F 3/04, 1977.

2. Патент США 9 3453600, кл. 340172.5, опублик. 1975 (прототип).

798782

Составитель И,Алексеев

Редактор T.Êórðüíàåâà Техред N.Êîøòóðà

Корректор М. лароши

Заказ 10

1 64 Тираж:756

ВНИИПИ Государствейного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент, r. Ужгород, ул.Проектная,