ВИТЕР ВЛАДИМИР ВАСИЛЬЕВИЧ

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВ ВТЕЛЬСТВУ Сееез Сееетскид Сецмаюктическиз Республик

  Союз Советских Социалистических Республик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К. АВТОРСКОМУ СВИДЕТЕЛЬСТВУ р11 748433 (61) Дополнительное к авт, саид-ву(22) Заявлено 280678 (21) 2635230/18-24 с присоединением заявки ¹â€” (23) Приоритет Опубликовано 15.0780, Бюллетень № 26 Дата опубликования описания 150780 (51)М. Кл 2 G 06 F 15/00Государственный комитет СССР по делам изобретений и открыт...

  Союз Севетскик Социалистических Республик ОПИС ИЗОБРЕТЕНИЯ оя798782 К АВТОУСК©ММ С1 ВТВЛЬСТВУ (И ) Дополиительиее к авт. свид-ву @ „з G 06 F 3/04 (22) Заявлеио 100179 (21) 2750299/18-24 с лрисоедииеииеи заявки ИФ Государственный комитет СССР оо делам изобретений н открытий (23) Гтриоритет Опубликовано 230181,Бюллетень 3 Дата олубликаваиия описания 30. 01. 81 (53) УДК 681..3...

  В. В. Витер, А. И. Аспидов, В. Д. К зюминский, В. А. Иищенко и С. И. Терешко (72) Авторы изобретеняя (7!) Заяввтель (54) ИНОГОфУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИИ МОДУЛЬ Изобретение относится к вычисли" тельной технике и может быть использовано для реализации путем настройки всех бесповторных функций шести беременных. Известен многофункциональный логический модуль, реализующий бесповтор...

  ОП И САНИ Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 160181, (21) 3237547/18-24 ($ $ ) М. Кд З с присоединением заявки ¹â€” (23) Приоритет G 06 F 7/00 Государственный комитет СССР по делам изобретений, и открытий Опубликовано 3008.82, Бюллетень ¹ 32 (53) УДК 681. 3 (088. 8) Дата опубли...

  А.. И. Аспидов, B. В. Витер, А. В. Гурьянов, В. Д. йозВМ пижий,„ В, А. Мищенко и С. М. Терешко (72) Авторы взобретеиив / r. (7!) Заявитель (84) УСТРОЙСТВО ДЛЯ АРИФМЕТИЧЕСКОЙ И ЛОГИЧЕСКОЙ ОБРАБОГКИ ДВОИЧНЫХ ЧИСЕЛ Изобретение относится к вычислительной ,технике и может использоваться при построении устройств одновременного выполнения нескольких операций обработки двоичных чисе...

  УСТРОЙСТВО ДЛЯ ПОСЛЕДСВАТЕЛБНОГО ВЬЦШЛЕНИЯ ЕДИНИЦ , ИЗ П РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее регистр та и триггеров и и бпокрв выделения единиц,., каждый кз которых ссздержит два элемента И и эпемент И/Ш, первый вход первого элемента И i - го ( -1 1.,.. VI) блока выделения едюшк соединен с 1- м инфо яи1аш1шгаым взсодсм устройства, выход эпетлента ИЛИ i -го блока выдепенШ единшс...

  УСТРОЙСТВО ДЛЯ ПОСЛЕДоВА .ТБЛЬНОГО.ВЬЩЕЛЕНИЯ НУЛЕЙ ИЗ И-РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее группу элементов НЕ и регистр, прИ чем входы сброса триггеров соеди- . йены с входом сброса устройства, отличающееся тем, что, с целью повьшения быстродействия и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входи которых соединены с соответствующими ин...

  1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройст...

  ДВОИЧНЫЙ СУММАТОР, содержащий в каждом разряде элементы И, ИЛИ и первьгй сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разряда двоичного сумматора , второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом пер...

  ТРЕХВХОДОВОЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР, содержащий первый узел ускоренного переноса, в каждом разряде сумматора содержатся первый и второй сумматоры по модулю два и первый узел формирования функций переноса, причем первый, второй и третий входы первого сумматора по модулю два соединены с соответствующими входами слагаемых данного разряда сумматора , выход первого сумматора по модулю...

  1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ Z -4 хЧ .содержащее первый и второй коммутаторы, сумматор , первый регистр и схему сравнения , отличающееся тем, что, с целью повышения быстродействия , в него введены с третьего по шестой коммутаторы, первый и второй квадраторы, второй регистр, с первой по четвертую группы элементов И, схема сравнения с нулем, блок извлечения квадратного корн...

  Изобретение относится к области вычислительной техники и может быть использовано для построения многооперандных быстродействуюпщх арифметических устройств, в частности , при построении многовходовых сумматоров для реализации схем умножения и т.п. Целью изобретения является увеличение быстродействия. Поставленная цель достигается тем, чТо предложенный сумматор содержит сумматор по...

  Изобретение откосится к области вычислительной техники и может быть использовано при создании логических устройств для реализации в них бесповторных функций от произвольного числа переменных. Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности реализации бесповторных функций oV п переменных. Поставленная цепь достигается тем, что.логи...

  Изобретение относится к вычислительной технике и может быть использовано при построении логических устройств для реализации в них бесповторных функций от произвольного числа переменных. Целью изобретения является упрощение модуля. Модуль содержит N/2 элементов И (N - количество переменных) и элемент ИЛИ. При подаче на входе модуля сигналов, принимающих значения переменных, их инв...