Устройство для умножения

Устройство для умножения

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройства подключены к вторым группам входов первого, второго и четвертого умножителей, входы старших разрядов второго сомножителя устройства подключены к вторым группам входов третьего и пятого умножителей , выходы первого умножителя соединены с выходами младших разрядов результата устройства, выходы второго, третьего, четвертого и пятого умножителей подключены соответственно к первой, второй, третьей и четвертой группам входов сумматора, выходы которого соединены с выходами старших разрядов результата устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит первый, второй и третий умножители с коррекцией, причем первая, вторая и третья группы входов первого умножителя с коррекцией соединены соответстбенно с входами младших разрядов первого сомножителя , входами старших разрядов . второго сомножителя и входами младших разрядов первого сомножителя устройства, первая группа информационных входов второго умножителя с коррекцией соединена с входами старших разрядов первого сомножителя устройства, вторая и третья группы информационных входов второго умножителя с коррекцией соединены с входами младших разрядов второго сомножителя устройства, первая и вторая группы информационных входов третьего умножителя с коррекцией соединены с входами старших разрядов соответственно (Л первого и второго сомножителей устройства, третья и четвертая группы информационных входов третьего умножителя с коррекцией подключены к входам старших разрядов соответственно второго и первого сомножителей устройства, первый управляющий вход устройства и вход сл самого старшего разряда первого сомножителя устройства подключены со00 ответственно к первым и вторым О1 управлягацим входам второго, и третьо его умножителей с коррекцией, второй управляющий вход устройства со и вход самого старшего разряда второго сомножителя подключены соответственно к первому и второму управляющим входам первого умножителя с коррекцией и третьему и четвертому управляющим входам третьего умножителя с коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к пятой, шестой и седьмой группам входов сумматора. 2, Устройство по п. 1, о т л и чающееся тем, что i-и умножитель с коррекцией (, 2)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SV„„1059569

3(5D G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

Н ASTOPCHQMV СВИДЕТЕЛЬСТБЪ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЬТИЙ (21) 3416209/ 18-24 (22) 29.03.82 (46 ) 07.12.83. Бюл. Р 45 (72 ) В. В. Витер, A. И,Аспидов, A.В. Гурьянов, Е.А.Мищенко и С.М.Терешко (53) 681.325(088.8) (5á) 1. Патент CLA 9 4153938, кл. G 06 F 7/52, опублик. 1979.

2 ° Авторское свидетельство СССР по заявке Р 3368105/18-24, кл. G 06 F 7/52, 1981 (прототип). (54 )(57) 1. УстРОйстВО ДЛЯ УМНОщ;—

НИЯ, содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей; входы старших разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройства подключены к вторым группам входов первого, второго и четвертого умножителей, входы старших разрядов второго сомножителя устройства подключены к вторым группам входов третьего и пятого умножителей, выходы первого умножителя соединены с выходами младших разрядов результата устройства, выходы второго, третьего, четвертого и пятого умножителей подключены соответственно к первой, второй, третьей и четвертой группам входов сумматора, выходы которого соединены с выходами старших разрядов результата устройства, о т л и ч а— ю щ е е с я тем, что, с целью повышения быстродействия, оно содер жит первый, второй и третий умножители с коррекцией, причем первая, вторая и третья группы входов первого умножителя с коррекцией соединены соответственно с входами младших разрядов первого сомножителя, входами старших разрядов второго сомножителя и входами младших разрядов первого сомножителя устройства, первая группа информационных входов второго умножителя с коррекцией соединена с входами старших разрядов первого сомножителя устройства, вторая и третья группы информационных входов второ" го умножителя с коррекцией соединены с входами младших разрядов второго сомножителя устройства, первая и вторая группы информационных входов третьего умножителя с коррекцией соединены с входами старших разрядов соответственно первого и второго сомножителей устройства, третья и четвертая группы информационных входов третьего умножителя с коррекцией подключены к входам старших разрядов соответственно второго и первого сомножителей устройства, первый управляющий вход устройства и вход самого старшего разряда первого сомножителя устройства подключены соответственно к первым и вторым управляющим входам второго и третьего умножителей с коррекцией, второй управляющий вход устройства и вход самого старшего разряда второго сомножителя подключены соответственно к первому и второму управляющим входам первого умножителя с коррекцией и третьему и четвертому управляющим входам третьего умножителя с коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к пятой, шестой и седьмой группам входов сумматора.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что j --й умножитель с коррекцией (I =1, 2) 1059569 содержит узел умножения, коммутатор и вычитатель, причем первая и вторая группы входов узла умножения соединены с первой и второй группами информационных входов.умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы вычитаемого соединены с выходами коммутатора, информационные входы которого подключены к третьей группе информационных входов умножителя, а управляющие входы — к первому и второму входам умножителя.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что третий умножитель с коррекцией содержит узел умножения, два коммутатора и нычитатель, причем первая и вто1

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих вычислительных машин.

Известно устройство для умножения, содержащее декодирующий блок, пять мультиплексоров, блок сдвига. и группу сумматоров, выходы которых соединены с выходами устройства, входы — с входами сигналов управления режимами работы устройства и с выходами мультиплексоров, входы которых подключены к входам .устройства, на которые подаются разряды множимого и множителя Ã1 .

Недостатком указанного устройства является малое быстродействие.

Наиболее близким к предлагаемому является устройство для умножения, содержащее пять умножителей и сумматор, причем входы младших раз рядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разрядов первого сомножителя устройства соединены с перными группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройства подключены к вторым группам входов перного, второго и четвертого умножителей, входы старших разрядов нторого сомножителя устройстна подключены к вторым группам входов третьего и пятого умножителей, выходы первого умножителя соединены с выходами младших разрядов результата устройства, выходы второго, третьего, рая группы входов узла умножения соединены с первой и второй группами информационных входов умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационные входы которых соединены соответственно с третьей и четвертой группами информационных входов умножителя, управляющие входы первого коммутатора подключены к первому и второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключены к управляющим входам второго коммутатора.

2 четвертого и пятого умножителей под- . ключены соответственно к первой, второй, третьей и четвертой группам входов сумматора,, выходы которого

5 соединены с выходами старших разрядов результата устройства Г2 3.

Недостатком известного устройства для умножения является низкое быстродействие.

10 Цель изобретения — повышение быстродействия устройства для умножения.

Поставленная цель достигается тем, что в устройство для умножения, 5 содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножи20 телей входы старх разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножиустройства подключены к рым группам входов первого, второго и четвертого умножителей, входы старших разрядов второго сомножителя устройства подключены к вторым группам входов третьего и пятого умножителей„ выходы первого умножителя соединены с выходами младших разрядов результата устройства, выходы второго, третьего, четвертого и пятого умножителей подключены

M соответственно к первой, второй, третьей и четвертой группам входов сумматора, выходы которого соединены с выходами старших разрядов

1059569

50 результата устройства, введены первый, второй и третий умножители с коррекцией, причем первая, вторая и третья группы входов первого умножителя с коррекцией соединены соответственно с входами младших разрядов первого сомножителя, входами старших разрядов второго сомножителя и входами младших разрядов первого сомножителя устройства, первая группа информационных входов второго умножителя с коррекцией соединена с входами старших разрядов первого сомножителя устройства, вторая и третья группы ин формационных входов второго умножи- .15 теля с коррекцией соединены с входами младших разрядов второго сомножителя устройства, первая и вторая группы информационных входов третьего умножителя с коррекцией gp соединены с входами старших разрядов соответственно первого и второго сомножителей устройства, третья и четвертая группы информационных входов третьего умножителя с коррекцией подключены к входам старших разрядов соответственно второго и первого сомножителей устройства, первый управляющий вход устройства и вход самого старшего разряда первого сомножителя устройства подключены соответственно к первым и вторым управляющим входам второго и третьего умножителей с коррекцией, второй управляющий вход устройства и вход самого страшего разряда второго сомножителя подключены соответственно к первому и второму управляющим входам первого умножителя с коррекцией и третьему и четвертому управляю- 40 щим входам третьего умножителя с коррекцией:, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к пятой, шестой и седьмой группам 45 входов сумматора.

Кроме того, i-й умножитель с коррекцией (i.=1,2) содержит узел умножения, коммутатор и вычитатель, причем первая и вторая группы входов узла умножения соединены с первой и второй группами информационных входов умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, 55 выходы которого являются выходами умножителя, а входы вычитаемого соединены с выходами коммутатора, информационные входы которого

:подключены к третьей группе инфор- < мационных входов умножителя, а управляющие входы — к первому и второму управляющим входам умножителя. Третий умножитель с коррекцией содержит узел умножения, два коммутатора и вычитатель, причем первая и вторая группы входов узла умножения соединены с первой и второй группой информационных входов умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационные входы которых соединены соответственно с третьей и четвертой группами информационных входов умножителя, управляющие входы первого коммутатора подключены к первому и второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключены к управляющим входам второго коммутатора.

На фиг. 1 изображена структурная схема устройства для умножения восьмиразрядных операндов, где обозначены первый, второй, третий, четвертый и пятый умножители 1 — 5 соответственно; первый, второй и третий умножители 6 -- 8 с коррекцией соответственно; сумматор 9; соответственно входы 10 и 11 младших и старших разрядов первого сомножителя1 соответственно входы

12 и 13 младших и старших разрядов второго сомножителя; соответственно первый и второй управляющие входы 14 и 15 устройства; соответственно выходы 16 и 17 младших и старших разрядов результата умножения; входы 18 и 19 самых старших разрядов соответственно первого и второго сомножителей.

На фиг. 2 изображена структурная схема i-ro (i= 1,. 2) умножителя с коррекцией, где обозначены узел

20 умножения, коммутатор 21, вычитатель 22.

На фиг. 3 изображена структурная схема третьего умножителя с коррекцией, где показаны узел 23 умножения, -первый коммутатор 24, второй коммутатор 25, вычитатель 26.

Устройство для умножения работает следующим образом.

Устройство для умножения с помощью управляющих сигналов на первом .управляющем входе 14 (CSA ) втором управляющем входе 15 (CSB )

Может перемножать двойчные числа как в прямых, так и в дополнительных кодах (таблица ) ..

1059 569

Код двоичного числа A первого сомножителя

Код двоичного числа В второго сомножителя

Сигнал на втором управляющем входе 15

Сигнал на первом управляющем входе 14

Прямой

Прямой

Прямой

Дополнительный (самый старший разряд-знаковый) Прямой

Дополнительный (самый старший разряд-знаковый ) Дополнительный (самый старший разряд-знаковый ) Дополнительный (самый старший разряд-знаковый) ЗО

Дополнительный код КА первого

h-ðàçðÿäíoão сомножителя А КА=A-2". СЯА а(1), где а — значение 25 старшего разряда первого сомножителя А ("0" или "1"), соответственно КБ=В-2 . СЯВ Ь (2), где b — значение старшего разряда второго сомножителя В("0 " или "1 " ).

Числа А и В можно представить следующим образом: A=A„+A ° 2 (3), /2 где А1 — первая половина (младшие разряды ) первого сомножителя;

A — вторая половина (старшие разря- 35

2 nQ ды) первого сомножителя и B=B В 2 (4), где )1„— первая половина (младшие раэрядй) второго сомножителя,  — вторая половина (старшие раз2 ряды ) второго сомножителя. 40

С учетом выражений (3 ), (4 ), выражения (1 ), (2 ) будут:

КА А +A 2 -2 CSA (5)

КБ=В1+В2 2 -2 СЯВ ° Ь (6 ) °

Прийимая во внимание, что произведейие чисел A и К; можно представить аналогично вйражениям (3 ), (4) А В;=(A Вj )1+(A ° В. ) 2 (7 ) и сгруйпировав слагаемые йо степеням 2, получают выражение для произведения чисел

50 ()1 1 } (2 ) (}1

+ (A 8 ) +(A В„) +(Я 8 )„-A С58Ъ-В„СЯА-)2 +

Анализ выражения (8) показывает, что для построения устройства умножения достаточно иметь умножители четырех типов и сумматор, при этом умножители должны реализовывать следующие функции.

Умножитель первого типа

f (A,В ) ° i=1,2, j 1,2

Умножйтель второго типа т2-(А,;В )> i=1,2 ) = 1,2

Умножйтель третьего типа

=(A 8. ) -А, С58Ъ 5)я и (j-1)-8- CSAvsign(i- ), 3 1 .))2

1-12,; j =1,2; i4j

Умножитель четвертого типа

=(А. В 1 — 8. CSA -A.CSea;

4 (i )!2 j

Конкретные функции, реализуемые умножителями в устройстве для умножения.

Первый умножи тель f = (А „B „).,; второй умножитель f> =(A „"В ), третий умножитель 3 f S= (A „-В 2), четвертый Умножитель 4 f„=(А2 ° В ) „; пятый умножитель 5 й, = (А2 В )„. (Первый умножитель 1 с коррекцией f „= (А, B ) -А„. CSB -b; второй умножитель 7 с коррекцией

= (А2- В „) -В „СЯА .а; тРетий Умйожитель 8 с коррекцией К4=(А2 В2) -В СЯА а-А2. СЯВ" Ь.

Сравнйтельный анализ устройства для умножения и устройства-прототипа показывает, что первое имеет принципиально более высокое быстродействие за счет коррекции промежуточных результатов умножения в процессе выполнения этой операции.

1059 569

Составитель Г .Жуков

Редактор A Власенко Техред М. Надь Корректор А ««о

Заказ 9842/53 Тираж. 70б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раумская наб., д. 4/5

Филиал ГПР Патент, г. Ужгород, ул. Проектная, 4