ГУРЬЯНОВ АНАТОЛИЙ ВАСИЛЬЕВИЧ

  Союз Советских Соцналнстнческих Республик «1>851397 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТВЛЬСТВУ (6S) Дополнительмое к авт. саид-ву (я)м. к.з {22) заявлено 06.12. 79 (21) 2847337/18-24 с присоединением заявки й« t (23)Приоритет G 06 F 7/00 ГвсудврственннЯ квинтет СССР «е делам нзвбретеннЯ н вткрыт«Я Ойубликовано 300781, бюллетень Н9 28 Дата опубликования описания 30. 07...

  Союз Советских Социалистических Республик ОП ИСАНИЕ « >8 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 06. 03. 80 (21) 289! 444/18-24 с присоединением заявки 1те— (23) Приоритет— (51)М. Кл. G 06 F 7/00 1ооударствеииый комитет по делам изобретений и открытий Опубликовано 23. 11. 81. Бюллетень М 43 (53) УД,К 681. 3 (088.8) ) Дата опубликован...

  A. И. Аспидов, А, В. Гурьянов, В. Д. Козюминский, В. A. Мищенко и А. Н. Семашко (72) Авторы изобретения j-/ с 1 (71) Заявитель (54) МНОГОФУНР1ИОНАЛЬНЦЙ ЛОГИЧЕСКИЙ ЗЛЕИЕНТ Изобретение относится к вычислительной технике. По основному авт.св. И 686146 известен многофункциональный логичес" кий элемент, содержащий элементы равнозначности и элементы И (1). Однако данный элемент о...

  ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ю911507 Союз Советскык Соцыапистычесиыв Республик {6! ) Дополнительное к авт, свид-ву (22) Заявлено 11. 06. 80 (21) 2982027/18-24 с присоединением заявки пв (51)М. Кл. G 06 F 7/00 фвудврвтаав11, квинтет CCCP ав двлвм кзвбрвтеивй к, вткрытвй (23)п рноритет (53) УДК 681.3 (088. 8) Опубликовано 07.03.82. Бюллетень М 9 Дата оп...

  Союз Советских Социалистических Республик ОПИСАНИЕ Ф1 ЗОВРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц930678 (6t) Дополнительное к авт. свид-ву 11 686146 (22) Заявлено 13. 08. 80 {21) 2972424/18-21 с присоединением заявки М (5t)N. Кл. Н 03 K 19/00 9кударстеапв6 кеиитет СССР ао делен иеебретенкй и аткрытиа (53) УДК 621. 374 (088.8) . (23) Приоритет Опубликовано 23. 05. 82. бюллетен...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Соцналнстнческнх Республик

  ОП КСАН ИЕ изоБгкткния ""9629И Союз Советския Соцналистнческня Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к вы. свид-ву (22) Заявлено 261080 (21) ? 999258/18-24 1И1М. Nn.з с присоединением заявки Мо С 06 F 7/00 Государственный комитет СССР но делам изобретений н открытий (23) Приоритет Опубликовано 3009.82. Бюллетень 1 (о 36 (331 УДК 681. 3 .: (088.8) Дата опу...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик «»962918 (61) Дополнительное к авт. свид-ву— (22) Заявлено 040181 (2! ) 3230824/18-24 с присоединением заявки М— (23) Приоритет Опубликова о 30,0982. Бюллетень М 36 ($g) + К т э С 06 F 7/00 Государственный комитет СССР но делам изобретений н открытий (ЩУДК 681.3 (088.8) Дата опуб...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик «»962922 (61) Дополнительное к авт. свид-ву— (22) Заявлено 16.06,80 (2! ) 2942870/18-24 (51)AA К„з С 06 F 7/38 с присоединением заявки ¹â€” Государственный комитет СССР по делам изобретений и открытий (23) Приоритет )$3)УДК 681.3 (088.8) Опубликовано 30.09.82.Бюллетень № 36 Дата опу...

  А.. И. Аспидов, B. В. Витер, А. В. Гурьянов, В. Д. йозВМ пижий,„ В, А. Мищенко и С. М. Терешко (72) Авторы взобретеиив / r. (7!) Заявитель (84) УСТРОЙСТВО ДЛЯ АРИФМЕТИЧЕСКОЙ И ЛОГИЧЕСКОЙ ОБРАБОГКИ ДВОИЧНЫХ ЧИСЕЛ Изобретение относится к вычислительной ,технике и может использоваться при построении устройств одновременного выполнения нескольких операций обработки двоичных чисе...

  УСТРОЙСТВО ДЛЯ ПОСЛЕДСВАТЕЛБНОГО ВЬЦШЛЕНИЯ ЕДИНИЦ , ИЗ П РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее регистр та и триггеров и и бпокрв выделения единиц,., каждый кз которых ссздержит два элемента И и эпемент И/Ш, первый вход первого элемента И i - го ( -1 1.,.. VI) блока выделения едюшк соединен с 1- м инфо яи1аш1шгаым взсодсм устройства, выход эпетлента ИЛИ i -го блока выдепенШ единшс...

  ДВОИЧНО-ДЕСЯТИЧНОЕ АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО НАКАПЛИВАЮЩЕГО ТИПА, каждый разряд которого содержит элементы И, ИЛИ, элемент памяти и мультиплексор, стробирующий вход которого подсоединен к входу разряжения работы устройства, информационные входы мультиплексора подключены к первому, второму, третьему и четвертому настроечным входам устройства соответственно, управляющие вход...

  УСТРОЙСТВО ДЛЯ ПОСЛЕДоВА .ТБЛЬНОГО.ВЬЩЕЛЕНИЯ НУЛЕЙ ИЗ И-РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее группу элементов НЕ и регистр, прИ чем входы сброса триггеров соеди- . йены с входом сброса устройства, отличающееся тем, что, с целью повьшения быстродействия и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входи которых соединены с соответствующими ин...

  ОТКАЗОУСТОЙЧИИ т МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий первый, второй, третий, четвертый , пятый, тестой и седьмой элементы равнозначности и первый элемент }ШИ, причем первые входы пер- . вого и четвертого, второго и пятого, третьего и шестого элементов равнозначности попарно являются первым, вторым и третьим информационньмй входами модуля соответственно, а их вторые...

  ОДНОРАЗРЯДНЫЙ АДАПТИРУВМ) ЧБТВВРТИЧНЫ СУММАТОР, содержащий пять элементов И и пать элементов ШИ, отличающийся тем, чт.о О целью повьшения надежности, в него введены семнадцать элементов равнозначности , причем прямой вкод CTieq шего разряда первого операнда тора соединен с первыми входакш п( вого, второго и третьего элементов равнозначности, с первыми входш о первого и второго эл...

  1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройст...

  МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕаУ1ЕНТ (МЛЭ) , содержащий первый, второй и третий элементы РАВНОЗНАЧНОСТЬ, первый вход второго . элемента РАВНОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соединен с вторым информационным входом, второй вход третьего Элемента РАВНОЗНАЧНОСТЬ соединен с настроечным-Входом, а выход - с выходом МЛЭ,...

  УПРАВЛЯЕМЫЙ D-ТРИГГЕР, содержащий три элемента равнозначности , входную шину, первую шину управления и информационную шину, которая соединена с первыми входами первого и второго элементов равнозначности , выход первого из которых соединен с первым входом третьего элемента равнозначности, второй и третий входы которого сдединены с первой шиной управления и с входной шиной, отличаю...

  УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГИЧЕСКИХ ВЫРАЖЕНИЙ П ПЕРЕМЕННЫХ, содержащее универсальный логический модуль, информационные входы которого подключены к tn информационным входам устройства () отличающееся , что, сцелью его упрощения, введены блок памяти, адресные входы которого подключены к (П -т) информационным входам устройства , выходы блока памяти подключены к 2 управляющим входам...

  УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЮДУЛЬ, содержащий элементы ИЛИ и И, входы которых подключены к первому и второму, входам модуля соответственно, отличающийся тем, что, с целью сокращения числа входов, модуль содержит элементы неравнозначности, причем первый и второй входы модуля подключены к входам первого элемента неравнозначности, выходы элементов И, ИЛИ и первого элемента неравнозначн...

  ДВОИЧНЫЙ СУММАТОР, содержащий в каждом разряде элементы И, ИЛИ и первьгй сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разряда двоичного сумматора , второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом пер...

  ТРЕХВХОДОВОЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР, содержащий первый узел ускоренного переноса, в каждом разряде сумматора содержатся первый и второй сумматоры по модулю два и первый узел формирования функций переноса, причем первый, второй и третий входы первого сумматора по модулю два соединены с соответствующими входами слагаемых данного разряда сумматора , выход первого сумматора по модулю...

  НАКАПЛИВАЮЩИЙ СУММАТОР, каждый разряд которого содержит два мультиплексора, два элемента ИЛИ, элемент И и Т-триггер, выход которого является выходом разряда и подключён к первому входу элемента И и к первым управляющим входам мультиплексоров , вторые управлякнцие входы которых попарно объединены и подключены к информационным входам разряда , информационные входы мультиплексоров п...

  Изобретение относится к области вычислительной техники и может быть использовано для построения многооперандных быстродействуюпщх арифметических устройств, в частности , при построении многовходовых сумматоров для реализации схем умножения и т.п. Целью изобретения является увеличение быстродействия. Поставленная цель достигается тем, чТо предложенный сумматор содержит сумматор по...