Многофункциональный логический модуль

Многофункциональный логический модуль

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

Ф1 ЗОВРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц930678 (6t) Дополнительное к авт. свид-ву 11 686146 (22) Заявлено 13. 08. 80 {21) 2972424/18-21 с присоединением заявки М (5t)N. Кл.

Н 03 K 19/00

9кударстеапв6 кеиитет

СССР ао делен иеебретенкй и аткрытиа (53) УДК 621. 374 (088.8) . (23) Приоритет

Опубликовано 23. 05. 82. бюллетень М 19

Дата опубликования описания 23.05.82

А. В. Гурьянов, В. А. Мищенко, 8. А. Козю йнскм и А. Н. Семашко (72) Авторы изобретения

) »

1» --».»

»

» 1

t (?1) Заявитель

t °

» (54) МНОГОФУНКЦИОНАЛЬНЫИ ЛОГИЧЕСКИЙ МОДУЛЬ

Изобретение относится к вычисли-. тельной технике и предназначено для выполнения различных логических функ-, ций двух переменных, а также для выполнения операции арифметического сложения комбинаций прямых и инверс- ных значений двух переменных.

Известно устройство, выполненное на элементах И-ИЛИ-8Е, осуществляющее операцию арифметического сложения 11.

Недостатком известного устройства является то, что в нем осуществляется операция арифметического сложения только прямых значений

15 двух переменных.

По основному авт.св. V 686146 известен многофункциональный логический элемент на МОП-транзисторах, содержащий три элемента равнозначности, в каждом из которых между шинами питания включен последовательно нагрузочный транзистор и две параллельные ветви из последователь но. включенных переключателя и второго нагрузочного транзистора, в каждой ветви затвор переключающего транзистора подключен к истоку переключающего транзистора другой ветви, и один элемент !1, образованный последовательно включенными между шинами питания нагрузочным транзистором и двумя переключающими транзисторами, причем в первом и во втором элементе равнозначности один вход подключен к соответствующей информационной шине, а второй - к соответствующей управляющей шине, выходы этих элементов через элемент

И подключены к входу третьего элемента равнозначности, другой вход которого подключен к третьей управляю-. щей ыине 121.

Недостатком этого устройства является то, что оно реализует только логические функции двух переменных и не реализует операцию арифметичес3 93067 кого сложения комбинаций прямых и инверсных значений двух переменных.

Цель изобретения - расширение . функциональных возможностей устройства путем реализации операции арифметического сложения комбинаций прямых и инверсных значений двух переменных.

Для достижения поставленной цели в многофункциональный логический эле- 1О мент на ИОП-транзисторах, содержащий три элемента равнозначности, в каждом из которых между шинами питания включен последовательно нагрузочный транзистор и две параллель- $5 ные ветви из последовательно включенных переключающего и второго нагрузочного транзисторов, в каждой ветви затвор переключающего транзистора подключен к истоку переключающего транзистора другой ветви, и один элемент И, образованный последовательно включенными между шинами питания нагруэочным транзистором и двумя переключаюцими транзисторами,, причем в первом и во Втором элементе равнозначности один вход подключен к соответствуюцей информационной шине, а второй - к соответст-. вующей управляющей шине, выходы этих элементов через элемент И подключен к входу третьего элемента равнозначности, другой вход которого подключен к третьей управляюцей шине, дополнительно введены два элемента равнозначности и один элемент И, при этом один вход первоГо дополнительного элемента равнозначности подключен к информационному входу пер вого элемента равнозначности модуля, другой вход - к шине сигнала переноса, а его выход - к входу дополнительного элемента, второй вход которого подключен к выходу второго элемента равнозначности модуля, а выход - к входу второго.дополнитель45 ного элемента равнозначности, у которого второй вход подключен к дополнительной шине управляющего сигнала, а выход является вторым дополнительным выходом модуля.

На чертеже представлена принципиальная электрическая схема устройства.

Иногофункциональный логический модуль содержит пять элементов 1-5 рав-55 нозначности между нинами 6 и 7 питания которых последовательно включены нагрузочный транзистор 8 и две параллельные ветви из последовательно включенных переключающего и второго нагрузочного транзисторов (соответственно 9-10 для одной ветви и

11-12 для другой). Затвор переключающего транзистора 9 подключен к истоку переключающего транзистора 11, а затвор транзистора 11 - к истоку транзистора 9. Каждый из двух элементов 13 и l4. образован последовательно включенными между шинами питания нагрузочным транзистором 15 и двумя переключающими транзисторами 16 и 17, При этом один вход элемента 1 подключен к информационной шине 18, а второй — к управляющей шине 19, соответственно, один из входов элемента 2 подключен к второй информационной шине 20, а второй — к второй управляюцей шине 21, выходы элементов 1 и 2 подключены к соответствующим входам элемента 13, выход которого подключен к одному из входов элемента j. Второй вход эле-, мента 3 подключен к третьей управляющей шине 22, а выход элемента 3 является первым выходом модуля 23, Один из входов дополнительного элемен. та 4 равнозначности подключен к шине 18,а второй - к шине 24 сигнала переноса. Выходы элементов 2 и 4 подключены к соответствующим входам дополнительного элемента И 14, выход которого подключен к одному из входов дополнительного элемента 5 равнозначности, второй вход которого подключен к четвертой управляющей шине 25, а выход является вторым дополнительным выходом модуля 26.

Устройство работает следующим образом.

На управляющие шины 19, 21, 22 и 25 поступают, соответственно,управляющие сигналы И - Н, одновременно на шины 18 и 20, поступают информационные сигналы в виде двоичных кодов переменных А и В, При реализации операции арифметического сложения комбинаций прямых и инверсных значений переменных

А и В на шину 24 поступает сигнал переноса Р из предыдуцего разряда.

На выходе 23 формируется сигнал

S - результат выполнения логической или арифметической операции, а на выходе 26 формируется сигнал переноса в старший разряд G.

930678

) н3

J нь

11 Операция

И2

10. А Э В

11. А

12. А

В

А

18 ° А+ В

А

А

P (19 A+ 8

20. A + В

А

А н нчн изобретения

А

Формула

Реализуемая модулем операция зависит от комбинации сигналов И1- И, В таблице представлены значения сигналов И и И для реализации модулем логических операций переменных А и В и операций арифметического сложения комбинаций прямых, и инверсных значений этих переменных.

Ф

При реализации модулем логических операций значение управляющего сигнала Ид может быть произвольным.

1 А В

2. А ф 8

3. A 158

А 4 В

5. A V В

6. А ч В

7. АчВ

8. A ч В

9АО В

13. 8

14. В

15 ° 0

16. 1

l7. A +

Иногофункциональный логический модуль по авт.св. lI 686146, о т л и4.

Таким образом, многофункциональный логический модуль, кроме 16 flo гических операций, реализует также арифметические операции сложения комбинаций приемных и инверсных зна- . чений двух переменных, что расширяет функциональные воэможности устройства и позволяет использовать его не только йри построении логических

1R- узлов ЭВИ, но и при построении арифметических и арифметико-логических узлов цифровых ЭВИ. ч а ю шийся тем, что, с целью расширения функциональных воэможностей путем реализации операции арифметического сложения комбинаИсточники информации, принятые во внимание при экспертизе букреев И. Н. и др. Микроэлектронные схемы цифровых устройств.

М., "Советское радио", 1975, с.325, рис. 82.

2. Авторское свидетельство СССР и 686146, кл. H 03 К 19/00, 1977.

7 930678 8

Ции прямых и инверсных значений двух нозначности, у которого второй вход, переменных, в него дополнительно подключен к дополнительной шине упвведены два элемента равнозначности равляющего сигнала, а выход являети один элемент И, при этом один вход ся вторым дополнительным выходом первого дополнительного элемента модуля. равнозначности подключен к информационному входу первого элемента рав, нозначности модуля, другой вход - к шине сигнала переноса, а его выходк входу дополнительного элемвнта И, в второй вход которого подключен к выходу второго элемента равнозначности модуля, а выход - к входу второго дополнительного элемента рав-!

ВНИИПИ Заказ 3528/83 Тираж 954 Подписное филиал ППП "Патент", r. Ужгород, ул. Проектная,