Двоичный сумматор

Двоичный сумматор

Иллюстрации

Показать все

Реферат

 

ДВОИЧНЫЙ СУММАТОР, содержащий в каждом разряде элементы И, ИЛИ и первьгй сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разряда двоичного сумматора , второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом переноса данного раз9 ряда двоичного сумматора, выходы элементов И, ИЛИ и первого сумматора по модулю два соединены соответственно с выходами генерации и распространения переноса и с выходом суммы данного разряда двоичного сумматора, отличающи йс я тем, что, с целью расширения области применения за счет осуществления суммирования трех чисел, каждьй разряд двоичного сумматора содержит второй сумматор по модулю дна и мажоритарный элемент, причем первьй , второй и третий входы второго сумматора по модулю два соединены соответственно с первым, вторым и третьим входами мажоритарного элемента и с первым, вторым и третьим входами операндов данного разряда двоичного сумматора, выход второго сумматора помодулю два подключен к второму входу элемента И, выход ма коритарного элемента соединен с выходом переноса данного разряда двоичного cyм iaтopa. И

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3GD G 06 F 7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

В

В

ГОСУДАРСТЭЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPHTHA (21) 3340092/18-24 (22) 25.09.81 (46) 15.05.84. Бюл. ¹ 18 (72) В.В, Витер, А.В. Гурьянов, В.Д. Козюминский и В.А. Мищенко (53) 681.325.5(088.8) (56) 1. Авторское свидетельство СССР

¹- 5718093 кл. G 06 F 7/50, 1977.

2. Лысиков Б. Н. Арифметические и логические основы цифровых автоматов. Минск, "Высшая школа", 1980, с. 125-127, рис. 3-4 (прототип). (54) (57) ДВОИЧНЬ1И СУММАТОР, содержащий в каждом разряде элементы И, ИЛИ и первый сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу переноса данного разряда двоичного сумматора, второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора по модулю два, третий вход которого соединен с вторым входом переноса данного раз„„SU„„1092495 А ряда двоичного сумматора, выходы элементов И, ИЛИ и первого сумматора по модулю два соединены соответственно с выходами генерации и распространения переноса и с выходом суммы данного разряда двоичного сумматора, о т л и ч а ю щ и йс я тем, что, с целью расширения области применения за счет осуществления суммирования трех чисел, каждый разряд двоичного сумматора содержит второй сумматор по модулю два и мажоритарный элемент, причем первый, второй и третий входы второго сумматора по модулю два соединены соответственно с первым, вторым и третьим входами мажоритарного элемента и с первым, вторым и третьим входами операндов данного разряда двоичного сумматора, выход второго сумматора по модулю два подключен к второму входу элемента И, выход мажоритарного элемента соединен с выходом переноса данного разряда двоичного сумматора.

1 10924

Изобретение относится к вычислительной технике и может быть использована в арифметических устройствах ЗВМ.

Известен сумматор для сложения нескольких чисел, содержащий двухвходовые сумматоры, входные регистры и группы элементов И (1 1.

Недостатками этого сумматора являются низкое быстродействие и большой объем оборудования.

Известен также разряд двоичного сумматора, содержащий элементы И, ИЛИ и первый сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора по модулю два подключены к первому входу перенося данного разряда двоичного сумматора, а вторые входы — к первому входу данного разряда, третий вход первого сумматора по мадулю,цва соединен с вторым входом переноса данного разряда двоичного сумматора, выходы элементов И и ИЛИ подключены соответственно с выходами генерации и распределения переноса данного разряда, а выход первого сумматора по модулю два соединен с выха— дом суммы данного разряда двоичного сумматора l 2).

7Q

Недостатком известного сумматора является ограниченность фу-нкцианальных возможностей, заключающаяся в невозможности суммирования трех чисел.

Цель изобретения — расширение функциональных вазможностей двоичнаго сумматора за счет осуществления суммирования трех чисел.

Поставленная цель достигается 1 О тем, что в двоичном сумматоре, содержащем в каждом разряде элементы

И, ИЛИ и первый сумматор по модулю два, первые входы элементов И, ИЛИ и первого сумматора па модулю два

45 подключены к первому входу перенося данного разряда двоичного сумматора, второй вход элемента И соединен с вторыми входами элемента ИЛИ и первого сумматора па модулю два, тре)0 тий вход которого соединен с вторым входом перекоса данного разряда двоичного сумматора, выходы элементов

И, ИЛИ и первого сумматора по модулк два соединены соответственно с выходами генерации и распространения переноса и с выходом суммы данного разряда двоичного сумматора, каждый разряд дваичнага сумматора содер95 2 жит второй сумматор па модулю два и мажоритарный элемент, причем первый, второй и третий входы второго сумматора по модулю два соединены соответственно с первым, вторым и третьим входами мажоритарного элемента и с первым, вторым и третьим входами операндов данного разряда двоичного сумматора, выход второго сумматора па модулю два подключен к второму входу элемента И, выход мажоритарного элемента соединен с выходом переноса данного разряда двоичного сумматора.

На чертеже приведена функцианальная схема одного разряда двоичного сумматора.

Двоичный сумматор содержит элементы ИЛИ 1 И 2, сумматоры 3 и 4 по модулю два, мажоритарный элемент 5. Разряд имеет входы б- 10 и выходы 11- 14. Входы 6-8 предназначены для приема разрядов трех суммируемых чисел, вход 9 является первым входом переноса из предыдущего разряда, вход 10 — вторым входом, подключаемым к выходу соответствующего разряда блока ускоренного переноса при построении мнагаразрядного сумматора, выходы 11 и 12 являются выходами функций распространения и генерации переноса, подключаемыми к входам соответствующих разрядов блока ускорения переноса, выход 13 — выходом суммы, а выход

14 — выходом переноса, подключаемым па входу 10 следующего разряда сумматора.

Двоичный сумматор работает следующим образом.

При суммировании К -х разрядов трех чисел возможно возникновение двух сигналов переноса, адин из которых поступает в (К+1)-й разряд, а другой — в (К+2)-й разряд двоичного сумматора. Для приема двух сигналов переноса служат два входа

9 и 10. Сумматор 4 по модулю два формирует полусумму значений входных аргументов и подает ее на один из входов сумматора 3 по модулю два, на котором производится суммирование полусуммы и сигналов переноса и формирование суммы Б к. Мажоритарный элемент 5 обеспечивает формирование сигнала переноса в (К+&й разряд. Распространение второго сигнала переноса осуществляется через блок ускоренного переноса, в качест3 1092495 4 ве которого может быть использован устройством-прототипом благодаря любой стандартный блок, выпускаемый суммированию трех чисел, что позвов различных сериях интегральных мик- ляет сократить объем оборудования росхем. при необходимости осуществления данТаким образом, предлагаемый сум- ной операции по сравнению с использоматор обладает большими функциональ- ванием нескольких известных сумматоными возможностями по сравнению с ров.

Составитель А. Степанов

Редактор М. Петрова Техред 0.Яеце Корректор С. Шекмар

Заказ 3255/32 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4