ТЕРЕШКО СЕРГЕЙ МИХАЙЛОВИЧ

  Союз Советскик Социалистических Республик (ii) 842795 (61) Дополнительное к авт. саид-ву (22) Заявлено 131?.79 (21) 2855489/18-24 с присоединением заявки ¹â€” (23) Приоритет— Опубликовано 300681 Бюллетень М 24 Дата опубликования описания 300681 (51)М. Кл.З G 06 F 7/38 Государственный комитет СССР по делам изобретений и открытий Ю) НЖ 681. 3 (088. 8) (») Авторы изобретения...

  Союз Советских Соцналнстнческих Республик «1>851397 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТВЛЬСТВУ (6S) Дополнительмое к авт. саид-ву (я)м. к.з {22) заявлено 06.12. 79 (21) 2847337/18-24 с присоединением заявки й« t (23)Приоритет G 06 F 7/00 ГвсудврственннЯ квинтет СССР «е делам нзвбретеннЯ н вткрыт«Я Ойубликовано 300781, бюллетень Н9 28 Дата опубликования описания 30. 07...

  Союз Советсиик Социапистичесинк Респубпии O fl N C A H И E < 890557 ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 06. 03. 80 (2! ) 2889681/18-21 с присоединением заявки.ЕЙ (23) Приоритет (5l)M. Кл. H 03 К 19/00 Гееудэрстеенкые кеиктет СССР ао делен иеебретеник к открытии Опубликовано 15. 12. 81. Бюллетень,% 46 Дата опубликования...

  Союз Советскик Социапистическик респубики ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ iu 898618 (6i ) Дополнительное к авт. свид-ву— (22)Заявлено 06.03.80 (21) 2891014/18-21 с присоединением заявки №(51)М. Кл. Н 03 К 19/00 Государстнапвй комитет ССС1 (23) Приоритетпо делан иаобоетекнй и открыткй Опубликовано 15. 01. 82, Бкц летень № 2 а Дата опубликования описания...

  В. В. Витер, А. И. Аспидов, В. Д. К зюминский, В. А. Иищенко и С. И. Терешко (72) Авторы изобретеняя (7!) Заяввтель (54) ИНОГОфУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИИ МОДУЛЬ Изобретение относится к вычисли" тельной технике и может быть использовано для реализации путем настройки всех бесповторных функций шести беременных. Известен многофункциональный логический модуль, реализующий бесповтор...

  ОП И САНИ Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 160181, (21) 3237547/18-24 ($ $ ) М. Кд З с присоединением заявки ¹â€” (23) Приоритет G 06 F 7/00 Государственный комитет СССР по делам изобретений, и открытий Опубликовано 3008.82, Бюллетень ¹ 32 (53) УДК 681. 3 (088. 8) Дата опубли...

  ОП КСАН ИЕ изоБгкткния ""9629И Союз Советския Соцналистнческня Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к вы. свид-ву (22) Заявлено 261080 (21) ? 999258/18-24 1И1М. Nn.з с присоединением заявки Мо С 06 F 7/00 Государственный комитет СССР но делам изобретений н открытий (23) Приоритет Опубликовано 3009.82. Бюллетень 1 (о 36 (331 УДК 681. 3 .: (088.8) Дата опу...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()966689 Союз Советских Социалистических Республик (1, Il // (61) Дополнительное н авт. свид-ву (22) Заявлено 13. Ol. 81 (21) 3276542/18-24 с присоединением заявки ¹â€” (31) М.Кл з G F 7/00 Государственный комитет СССР но делам изобретений и открытий (23) ПриоритетОпубликовано 15.1082. Бюллетень ¹ 38 (53) УДК 681. 3 (088. 8)...

  А.. И. Аспидов, B. В. Витер, А. В. Гурьянов, В. Д. йозВМ пижий,„ В, А. Мищенко и С. М. Терешко (72) Авторы взобретеиив / r. (7!) Заявитель (84) УСТРОЙСТВО ДЛЯ АРИФМЕТИЧЕСКОЙ И ЛОГИЧЕСКОЙ ОБРАБОГКИ ДВОИЧНЫХ ЧИСЕЛ Изобретение относится к вычислительной ,технике и может использоваться при построении устройств одновременного выполнения нескольких операций обработки двоичных чисе...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву-.(22) Заявлено 120681 (21) 3301448/18-21 Союз Советскнх Соцналистич ескина Республик (u)997253 (jМ К 3 03 K 21/00 с присоединением заявки №-Государственный комитет СССР ло делам изобретений. н открытнй (23) ПриоритетОпубликовано 150233. Бюллетень ¹ 6 Дата опубликования описания 150283 (33)...

  ОПИСАНИЕ ыщ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик hajji "л сФ ...",г К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 1q.12.80(21) з244э32/18-24 (ЩМ.Кл.з. С 06 Р 7/00 .. Q 06 F 11/26 с присоединением заявки М Государственный комнтет СССР но делам изобретений н открытий (23) Приоритет f Щ УДК 6. 81. 3 (088. 8) Опубликовано 150383 Б...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Соцналнстнческнх Реслублнк К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61.) Дополнительное к авт. свид-ву— (22) Заявлено 060581 (21) 3287628/18-24 с присоединением заявки ¹(23) Приоритет— Опубликовано 15.0383, Бюллетень № 10 Дата опублйкования описания 150383 (ф1) М Кд 3 G F 7/50 G 06 F 11/00 Государственный комитет СССР по делам изобретений н от...

  АДАПТИРУЕМЫЙ УНИВЕРСАЛЬНЫЙ ЛОГИЧЁСЖИЙ МОДУЛЬ, содержащий эле .менты Я и НЕ причем информацион ,ные входил модуля .подключён к входам эл 4еитов НЕ соответственно, выхода Которых подключены к первым входам .и. первого и втсфого элементов И, информационные взюды модуля подключены к первым входам третьего и чет1вертого элетиентов И соответственно, управляющие входы модуля подключены...

  ОДНОРАЗРЯДННЙ ЧЕТВЕРИЧНЫЙ СУММАТОР, содержаний три элемента НЕ и один элемент ИЛИ, выход которого соединен с выходом переноса . одноразрядного четверичного сумматора , отличающийся тем, что, с делью упрощения конструкции, одноразрядный четверичный сумматор содержит одиннадцать элементов РАВНОЗНАЧНОСТЬ и четыре элемента И, причем первый вход первого элемента РАВНОЗНАЧНОСТЬ соедине...

  ДВОИЧНО-ДЕСЯТИЧНОЕ АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО НАКАПЛИВАЮЩЕГО ТИПА, каждый разряд которого содержит элементы И, ИЛИ, элемент памяти и мультиплексор, стробирующий вход которого подсоединен к входу разряжения работы устройства, информационные входы мультиплексора подключены к первому, второму, третьему и четвертому настроечным входам устройства соответственно, управляющие вход...

  УСТРОЙСТВО ДЛЯ ПОСЛЕДоВА .ТБЛЬНОГО.ВЬЩЕЛЕНИЯ НУЛЕЙ ИЗ И-РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее группу элементов НЕ и регистр, прИ чем входы сброса триггеров соеди- . йены с входом сброса устройства, отличающееся тем, что, с целью повьшения быстродействия и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входи которых соединены с соответствующими ин...

  ОТКАЗОУСТОЙЧИИ т МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий первый, второй, третий, четвертый , пятый, тестой и седьмой элементы равнозначности и первый элемент }ШИ, причем первые входы пер- . вого и четвертого, второго и пятого, третьего и шестого элементов равнозначности попарно являются первым, вторым и третьим информационньмй входами модуля соответственно, а их вторые...

  ОДНОРАЗРЯДНЫЙ АДАПТИРУВМ) ЧБТВВРТИЧНЫ СУММАТОР, содержащий пять элементов И и пать элементов ШИ, отличающийся тем, чт.о О целью повьшения надежности, в него введены семнадцать элементов равнозначности , причем прямой вкод CTieq шего разряда первого операнда тора соединен с первыми входакш п( вого, второго и третьего элементов равнозначности, с первыми входш о первого и второго эл...

  1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройст...

  УПРАВЛЯЕМЫЙ D-ТРИГГЕР, содержащий три элемента равнозначности , входную шину, первую шину управления и информационную шину, которая соединена с первыми входами первого и второго элементов равнозначности , выход первого из которых соединен с первым входом третьего элемента равнозначности, второй и третий входы которого сдединены с первой шиной управления и с входной шиной, отличаю...

  МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий три элемента РАВНОЗНАЧНОСТЬ и первый элемент И, причем выход первого элемента И соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, первый и второй настроечные входы устройства соединены соответственно с первым входом третьего элемента РАВНОЗНАЧНОСТЬ и...

  АРИФМКТИКО-ЛОГИЧЕСКИЙ МОДУ содержащий элементы равнозначности, причем первый, вход модуля соединен с первыми входами первого и второго элементов равнозначности, второй вход модуля соединен с вторым входо первого элемента равнозначности, третий вход модуля соединен с первы входом третьего элемента равнознач7 8 9 LJ it ОЭ ел ности, выход которого является первым выходом модуля, вых...

  ОДНОРАЗРЯДНЫЙ ЧЕТВЕРИЧНЫЙ СУММАТОР, содержащий элементы РАВНОЗНАЧНОСТЬ , причем первый вход первого элемента РАВНОЗНАЧНОСТЬ яйляется входом переноса из предыдущего разряда сумматора, отличающийся тем, что, с целью упрощения сумматора, он содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, инверсный выход первого из которых является выходом старщего разряда результата, инверсный выход в...

  УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий элементы И, причем первый информационный вход модуля соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с первым и вторьм настроечными входами модуля соответственно , второй информациоиньй вход мрдуля соединен с первым входом третьего элемента И, отличающийся тем, что, с целью упрощения модуля, в «е...

  Изобретение относится к области вычислительной техники и может быть использовано для построения многооперандных быстродействуюпщх арифметических устройств, в частности , при построении многовходовых сумматоров для реализации схем умножения и т.п. Целью изобретения является увеличение быстродействия. Поставленная цель достигается тем, чТо предложенный сумматор содержит сумматор по...