Управляемый арифметический модуль

Управляемый арифметический модуль

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

- К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<в832553

{61) Дополнительное к авт. свид-ву (22) Заявлено 190779 (21) 2799747/18-24 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 230581, Бюллетень ЙЯ 19 (я)м. к .з

G 06 F 7/38

Государственный комитет

СССР по делам изобретений и открытий

Ю) УДК 681.325 (088 ° 8) Дата опубликования описания 230581

Грузинский ордена Ленина и ордена Трудо о политехнический институт им. В.И.Ленина (71) Заявитель ни (54) УПРАВЛЯЕМЫЙ АРИФМЕТИЧЕСКИЙ МОДУЛЬ

Изобретение относится к вычисли- тельной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин методами интегральной технологии со средним и большим уровнями интеграции.

Известен комбинированный опе1 ационный элемент íà RS-.òðèããåðàõ, содержащий RS-триггеры, элементы И, элемент HE и комбинационный одноразрядный сумматор (1).

Недостатками известного элемента являются ограниченные функциональные возможности и большая .избыточ- . ность аппаратуры из-за,применения 15 сложного устройства в виде комбинационного сумматора.

Наиболее близким техническим решением к предлагаемому является управ-ляемый арифметический модуль, содер- 20 жащий основной триггер, первую управляемую логическую схему, которая содержит двенадцать элементов И, четы.ре элемента ИЛИ, три элемента НЕ и инвертор, вторую управляемую логичес->5 кую ехему, которая содержит четыре элемента И и .один элемент ИЛИ, четыре логических и девять управляющих входов, а также два выхода, причем выходы первого, второго, третьего и 30 четвертого элементов И через первый элемент ИЛИ соединены с прямым входом основного триггера, а выходы пятого, шестого и седьмого элементов И через второй элемент ИЛИ подключены ,к инверсному входу основного триггера, прямой выход которого через первый . вход десятого элемента И связан с первым входом четвертого элемента ИЛИ, второй вход которого подключен к выходу одиннадцатого элемента И„ а первые входы первого, третьего, четвертого и восьмого элементов И соединены, соответственно, с первым, вторым, третьим и четвертым управляющими входами, а вторые входы первого, третьего и четвертого элементов И подключены соответственно к первому, второму и третьему логическим входам, а первые входы пятого и шестого элементов И соединены со вторым и третьим управляющими входами, второй вход восьмого элемента И связан с первым логическим входом, а выход через первый и второй схемы ИЛИ подключены соответственно к прямому и инверсному входам, основного триггера, пря мой выход которого подключен к первым входам десятого и одиннадцатого элементов И, через второй вход пос832553

Л леднего связаны первый выход модуля и десятый управляющий вход, а одиннадцатый управляющий вход соединен с первым входом второго элемента И, второй вход которого через инвертор связан с первым управляющим входом и вторым входом десятого элемента И, двенадцатый управляющий вход соединен ,со втОрым входОМ денятОГО элемента И и с первым входом четвертого элемента ИЛИ, второй вход которого через свой выход и через первый вход две- . надцатого элемента И связан с вхо,дами первого и второго элементов

ИЛИ, второй вход двенадцатого элемента И связан с тринадцатым управляющим входом и через первый вход тринадцатого элемента И вЂ” co вторым выходом модуля, а второй вход этого элемента подключен к выходу третьего элемента ИЛИ, один нз входов первого элемента ИЛИ соединен с вы- 2О ходом четырнадцатого элемента И, который через первый вход связан с выходом пятого элемента ИЛИ, первый вход которого подключен к первым входам пятнадцатого.н шестнадцатого 25. элементов И и первым логическим входам, второй вход связан с восьмым управляющим входом и вторым входом четырнадцатого элемента И, последний вход первого элемента ИЛИ через второй вход шестнадцатого элемента ,И связан с седьмым управляющим входом и первым входом седьмого элемента И,второй вход которого через первый элемент НЕ и через второй вход пятнадцатого элемента И соединен с первым управляющим входом, а второй и третий управляющие входы через второй и третий элементы НЕ подключены ко вторым входам соответственно пятого и шестого элемен- 40 тон Z (2) .

Однако в известном управляемом арифметическом модуле функциональные вазможности ограничены, поэтому невозможно его использование для ре- 45 ализации нерегулярных устройств ЦВМ (например, устройстна управления).

Цель изобретения — расширение функциональных воэможностей за счет увели .ения числа выполняемых операций.

Поставленная цель достигается тем, что управляемый арифметический модуль, содержащий основной триггер, тринадцать элементов И, четыре элемента

ИЛИ,причем выходы первого, второго, третьего и четвертого элементов И соединены со входами первого элемента ИЛИ выход которого соединен о прямым входом основного триггера,а выходы пятого,шестого и седьмого элементов И сое 60 дийены со нходами второго элемента

ИЛИ, выход которого подключен к инверсному входу основного триггера, прямой выход которого соединен с первым входом восьмого элемента И, ны- . 5 ход которого соединен с первым вхо дом третьего элемента ИЛИ, второй вход которого подключен к выходу девятого элемента И, а первые входы первого, четвертого, третьего и,десятого элементов И соединены соответственно с первым, вторым, третьим и четвертым управляющими входами управляемого арифметического модуля, а вторые входы первого, третьего и четвертого элементов И подключены соответственно к первому, второму и третьему информационным входам управляемого арифметического модуля, первые входы пятого и шестого элементов

И соединены со вторым и третьим управляющими входами управляемого арифметического модуля, второй вход десятого элемента И соединен с первым информационным входом управляемого арифметического модуля, дополнительно содержит триггер и три элемента

ИЛИ, причем первые входы второго и седьмого элементов И подключены к выходу четвертого элемента ИЛИ, первый и второй входы которого подключены к выходам соответстненно десятого и одиннадцатого элементов И, а вторые входы второго и седьмого элементов И подключены соответственно к первому и второму выходу управляемого арифметического модуля а также к инверсному и прямому выходам дополнительного триггера, прямой вход которого подключен к выходу третьего элемента ИЛИ, а инверсный вход подключен к выходу пятого элемента ИЛИ, пятый управляющий вход управляемого арифметического модуля соединен с первым нходом пятого элемента ИЛИ, второй вход которого соединен с выходом двенадцатого элемента И, первый вход которого соединен с инверсным выходок основного триггера и третьим выходом управляемого арифметического модуля, а .второй вход соединен с выходом шестого элемента ИЛИ, первый вход которого соединен с шестым управляющим входом управляемого арифметического модуля и первым входом седьмого элемента

ИЛИ, а седьмой и восьмой управляющие нходы управляемого арифметического модуля подключены ко вторым входам соответственно шестого и седьмого элементов ИЛИ, третьи входы которых соединены с выходом тринадцатого элемента И, первый вход которого соединен с девятым управляющим входом управляемого арифметического модуля и с первым входом одиннадцатого элемента И, второй вХОд которого соединен со вторым информационным входом управляемого арифметического модуля, четвертый информационный вход которого соединен с первым входом девятого элемента И, второй вход которого подключен к десятому управляющему входу управляемого арифметическо5 832553

40 го модуля, пятый и шестой информационные входы которого соединены со нторыми входами соответственно пятого и шестого элементов И, причем второй вход шестого элемента И соединен со вторым входом тринадцатого элемента И, а одиннадцатый управляющий вход управляемого арифметического модуля соединен с одним из входов второго элемента ИЛИ, а четвертый выход управляемого арифметического модуля соединен с прямым выходом основного триггера.

На чертеже схематически представлен предлагаемый арифметический модуль °

Управляемый арифметический модуль содержит основной триггер 1, вспо-могательный триггер 2, первый управляемый логический блок 3 выработки сигналов установки триггера, девять элементов И 4-12, три элемента ИЛИ

13-15, второй управляемый логический блок 16 выработки сигналов установки триггера,,четыре элемента И 1720, четыре элемента И;Ш 21-24, шесть информационных 25-30 и одиннадцать 75 управляющих 31-41 входов управляемого арифметического модуля, а также четыре выхода 42-45 управляемого логического модуля.

Перный управляемый логический 30 блок 3 выработки сигналов установки триггера включает семь элементов И

4-10, два элемента ИЛИ 13-14, дна элемента И 17-18 и элемент ИЛИ 21.

Второй Управляемый логический 35 блок 16 выработки сигналов установки триггера нключает два элемента И

11-12, четыре элемента ИЛИ 15 и 2224 и дна элемента И 19-20.

На информационные входы модуля подаются следующие сигналы:

i -й разряд кода Х (вход

25); у1 - .i é разряд кода Y (нход

28) ) — содержимое соседнего старшего разряда (вход

26);

Я. — содержимое соседнего

1+1 старшего разряда (вход

30) у 50

Q„„ — содержимое соседнего младшего разряда (вход

27) у — содержимое соседнего младшего разряда (вход

29);

V —, V — управляющие сигналы

1 11 (входы 31-41 соответственно),.

Сигналы V — V обеспечивают выпол 1 нение следующих операций: 60

Ч (вход 31) — прием операнда х>

1 Ъ

4 в основной триггер 1 и логическое сложение;

V (вход 32) — сдвиг н сторону

Х младших разрядов; 65

v3 (o 33) — сдвиг в сторону старших разрядов;

Ч (вход 34) — сложение по mod 2F

V5- (вход 35) — установка на нуль дополнительного триггера 2;

V6 (вход 36) — перепись кода с основного триггера 1 в дополнительный триггер 2;

Ч (вход 37) — конъюнкция содержимых основного 1 и дополнительного 2 триггеров1

V8 (нход 38) — дизъюнкция содержимых основного 1 и дополнительного 2 триггеров;

Ч9 (вход 39) — двоичный счет;

V„ä (вход 40) — прием операнда у.

1 н дополнительный триггер 2;

V (вход 41) — установка на нуль

11 основного триггера 1.

С помощью управляемого арифметического модуля реализуется все 16 функций булевой алгебры двух переменных, некоторые функции трех и четырех переменных, функция двух самостоятельных регистров с числами разрядов и и управляемые арифметические модули),функция одного 2 и-разрядного регистра, функция преобразования параллельного. кода в последовательный и наоборот, функция регистра сдвига кода в последовательный и наоборот, функция регистра сдвига кода числа в сторону старших разрядов, функция регистра сдвига числа н сторону младших разрядов, функция двоичного суммирующего или вычитающего счетчика, функция кольцевого регистра сдвига как в сторону младших, так и в сторону старших разрядов, функция распространения единицы нуля и др.

С помощью управляемого арифметического модуля реализуется как сингулярные булевые функции и все логические функции двух переменных, так и некоторые функции трех и четырех переменных.

В табл.1 приведены все булевые фуи" кции двух переменных и логические выражения для их реализации на. управляемом арифметическом модуле.

С целью иллюстрации реализации логических функций на управляемом арифметическом модуле приведено описание функционирования модуля при реализации конъюнкций, дизъюнкций и сложение по mod 2, Функция поразрядной коньюнкции двух двоичных чисел выполняется следующим образом. Операчд х; пода- ется на четвертый информациойный вход 28 и сигналом V„ 40), через элементы И 12 и ИЛИ 15 V заносится в дополнительный триггер 2.

Операнд у„. подается на первый информационный вход 25 и сигналом Ч, (вход

31) через первый элемент И 4 и первый элемент ИЛИ 13 заносится в основной триггер 1. Предварительно ос832553

Таблица 1

Константа 0

Конъюнкция

Запрет по (Переменная X

Запрет по

Переменная

Сложение по тпо82.

Диэъюнкция

Стрелка Пирса

Эквивалентность

Отрицание Х

9 f0

И нонной 1 и дополнительный 2 триггеры соответственно сигналами Ч„„ (вход

41) и V5 (вход 35) устанавливаются в нулевое состояние. Для осуществления операции коньюнкции подается сигнал

V> (вход 37) и содержимое основного триггера 1 с инверсного выхода через элементы И 19 и ИЛИ 22 переписывается в дополнительный триггер 2. В результате в дополнительном триггере 2 (выход 43) устанавливается логическое произведение х„йу

Функция поразрядной дизъюнкции выполняется следующим образом.

Сигналами Ч.,„ (вход 41) и Ч5. (вход

35) основной 1 и дополнительный 2 триггеры устанавливаются в нулевое

cOcToRHHe CHI HàëàMH Ч„о (вход 40) и

Ч (вход 31) аналогично .предыдущей операции соответственно х, заносится в дополнительный 2, а у„ — в основной

1 триггеры. Дизъюнкция осуществляется сигналом V (вход 38). Содержимое основного триггера 1 через элементы

И 11 и ИЛИ 21 переписывается в дополнительный триггер 2,в котором окажется Логическая сумма операндов х; и у.

Функция поразрядной дизъюнкции реализуется также при подаче управляющих сигналов Ч„ (вход 31) и .Ч (вход 40). Прямые коды у ° и х„ подаются на первый 25 и четвертйй 28 информационные входы н через первый

4 и девятый 12 логические элементы

И подаются на прямые входы основного

1 и дополнительного 2 триггеров. В результате в основном триггере 1 поI лучаем логическую сумму у. v y«а в

1 дополнительном триггере 2 — x,v x, где у и х> содержимое основного 1 и дополнительного 2 триггеров, т.е. третий и четвертый переменные. Далее можно получить (у„Ч у! ) V (z,Ч g) или (у Ч у ) g (õ 3 х .) и т.д.

Функция сложения по той 2 двух двоичных операндов и у. выполняется следующим образом.

Сигналами Чд (вход 41) и V> (вход

35) вспомогательный 2 и основйой 1 триггеры устанавливаются в нулевое состояние. Сигналом V4 (вход 34) через десятый элемент И 17 операнд х„ от первого информационного входа 25 через четвертый элемент ИЛИ 21 подается на первые входы второго 5 и

15 седьмого 10 элементов И, в результате чего в основном триггере устанавливается сумма Х„ 9 D (Ю вЂ” сложение по mod 2). Сигналом Ч (вход 36) содержимое основного триггера 1 пещ() реписывается в дополнительный триггер. Повторно подается сигнал Ч4 (вход 34) и второй операнд у, подаваемый с первого информационйого входа 25, пройдя элементы И 8, 17, 5 и

10 в основном триггере устанавливает сумму х,.+ у.. Результат выдается на четвертом выходе 45 модуля.

Здесь можно осуществить логические функции (g„®у„ )М (x .H z ) или (х;(Э y„. )®(х„Ч z„-) и др. (эдесь z третья переменная) .

Для реализации функций Пирса,Шеффера и эквивалентности производится дизъюнкция, конъюнкция и сложение по mod 2 соответственно и результаты устанавливаются на инверсном выходе (первый выход модуля, выход 42) дополнительного триггера 2.

832553 продолжение табл. 1

ЧVY

Импликация от t и Х

Отрицание

Импликация от Х и (Х 4 (Штрих Шеффера

Константа 1

16

1. Функция и --разрядного регистра

2. Функция и -разрядного регистра с расширенными функциональными воэможностями

3. Функция 2п - разрядного регистра

4. Функция регистра сдвига в парафазном коде в сторону младших разрядов

Функция сдвига в сторону младших разрядов осуществляется за два полутакта. В первом полутакте сиг-. налом V3 (вход 33) парафазный код содержимого. вспомогательного триггера Т- .:(Q„- „,Q..„) через информационные входы 27 и 29 и через чет- 20 вертый и пятый элементы H 7 и 8 переписывается в основной триггер

Т„.1 1-го разряда. Перепись из основного триггера Т.1 в дополнительный т триггер осуществляется сигналом Ч6 (вход 36).

Функция сдвига в сторону старших разрядов осуществляется аналогично предыдущему за два полутакта. Сигналом Ч (вход 32) парафазный код со- 3() держимого триггера Т „2 подается на информационные входы 26 и 30 1-го модуля. Открывается третий элемент

И 6 или шестой элемент И 9 и возбуждается соответствующий вход триггера Т„ 1. Перепись в дополнительный триггер осуществляется сигналом V (вход 36).

Счетчик работает как обычный двухтактный суммирующий двоичный счетчик с последовательным переносом. 40

Двоичный счет осуществляется после установки на нуль основного 1 и дополнительного 2 триггеров сигналами V (âõîä 41) и Ч (вход 35) . При этом первый выход 42 i-го модуля сое-4 диняется с шестым информационным . входом 30 (i+ )-ro модуля, а второй выход 43 — со вторым информационным входом 26. Парафазный импульс счета через второй и шестой информа- gp ционные входы 26 и 30 поступает на входы одиннадцатого 18 и тринадцатого элементов И 20 первого младшего разряда. До начала счета на второй информациойный вход 26 первого младшего разряда подается низкий уровень парафазного импульса счета, а на шестой информационный вход 30 высокий уровень импульса. В первом полупериоде импульс счета через одиннадцатый элемент И 18, четвертый элемент ИЛИ 21 и второй 5 и седьмой

10 элементы И переводит основной триггер 1 первого разряда из состояния 0 в состояние 1 . В это время дополнительный триггер 2 не изменит своего состояния, так как на шестой информационный вход 30 первого разряда подается низкий уровень парафазного импульса счета. За второй полупериод дополнительный триггер 2 изменит свое состояние. В это время основной триггер 1 второго раз" ряда переходит в состояние 1 .

После подачи второго парафазного импульса счета дополнительный триггер

2 первого разряда переходит в состояние 0, а дополнительный триггер

2 второго разряда и основной триггер

1 третьего разряда — в состояние 1 и т.д.

Благодаря введенному в устройство первому выходу 42 управляемый арифметический модуль работает в режиме двоичного вычитающего счетчика.

В табл.2 представлены 39 функций, реализуемые управляемым арифметическим модулем.

1 Таблица2

832553

Продолжение табл. 2

Функция циклического сдвига в парафаэном коде в сторону младших разрядов б.

Функция циклического сдвига в парафазном коде в сторону старших разрядов

Функция регистра сдвига в парафазном коде в сторону младших разрядов на два разряда

Функция регистра сдвига в парафаэном коде в сторону старших разрядов на два разряда

10, Функция регистра сдвига в монофазнсм коде в сторону младших разрядов

Функция регистра сдвига в монофаэном коде в сторону старших разрядов

Функция циклического сдвига в монофаэном коде в сторону младших разрядов

12.

Функция циклического сдвига в монофазном коде в сторону старших разрядов

13.

Функция регистра сдвига в монофазном коде в сторону младших разрядов на два разряда

14.

Функция регистра сдвига в монофазном коде в сторону старших разрядов на два разряда

15, Функция регистра сдвига 1 в сторону младших разрядов

16, Функция регистра сдвига 1 в сторону старших разрядов

17.

Функция регистра сдвига 0 в сторону младших разрядов

18, Функция регистра сдвига 0 в сторону старших разрядов

Функция распространения 1 и 0 в сторону младших разрядов

19 °

20.

Функция распространения 1 и 0 в сторону старших разрядов

21.

22, Функция поразрядного логического умножения

23 ° Функция поразрядного логического сложения переменная Х1

24.

Функция Переменная Х2

25. Функция

2б. Функция Отрицание Xl

27. Функция Отрицание X2

28. Функция поразрядного суммирования по mod 2

29. Функция Операция Пирса

Функция регистра сдвига в парафаэном коде в сторону старших разрядов

832553

Продолжение табл. 2

30 Функция Операция Шеффера

31. Функция Константа 1

32. Функция Запрет по Х1

33. Функция Запрет по Х2

34. Функция Импликация от Xl и Х2

35. Функция Импликация от Х2 к Хl

36. Функция двоичного суммирующего счетчика

37. Функция двоичного счетчика

Функция преобразования последовательного кода в параллельный и наоборот

38.

39. Функция счетчика Джонсона

Формула изобретения с

Применение управляемого арифметического модуля позволяет получить технический эффект, заключающийся в значительном увеличении функциональных возможностей за счет введения в модуль новых связей и логических элементов. С помощью прототипа можно выполнить 15, а с помощью данного управляемого арифметического модуля

39 различных логических, арифметических и вычислительных функций.

Управляемый арифметический модуль, содержащий основной триггер, тринадцать элементов И, четыре. элемента

ИЛИ, причем выходы первого, второго, 40 третьего и четвертого элементов И соединены со входами первого элемента ИЛИ, выход которого соединен с прямым входом основного триггера, а выходы пятого, шестого и седьмого 45 элементов И соединены со входами второго элемента ИЛИ, выход которого подключен к инверсному входу основного триггера, прямой выход которого соединен с первым входом восьмого О элемента И, выход которого соединен с первым входом третьего элемента

ИЛИ, второй вход которого подключен к выходу девятого элемента И, а первые входы первого, четвертого, третьего и десятого элементов И соединены соответственно с первым, вторым, третьим и четвертым управляющими входами управляемого .арифметического модуля, а вторые входы первого, треть" его и четвертого элементов И подклю- g) чены соответственно к первому, вто" ромул и третьему информационным входам управляемого арифметического модуля, первые входы пятого и шестого элементов И соединены со вторым и 65 третьим управляющими входами управляющего арифметического модуля, второй вход десятого элемента И соединен с первым информационным входом управляемого арифметического модуля, о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностей за счет выполнения двадцати четырех дополнительных арифметических и логических операций, в него введены дополнительно триггер и три элемента

ИЛИ, причем первые входы второго и седьМого элементов И подключены к выходу четвертого элемента ИЛИ, первый и второй входы которого подклю.чены к выходам соответственно десятого и одиннадцатого элементов И, а вторые входы второго и седьмого элементов И подключены соответственно к первому и второму выходу управляемого арифметического модуля, а так.же к инверсному и прямому выходам дополнительного триггера, прямой вход которого подключен к выходу третьего элемента ИЛИ, а инверсный вход подключен к выходу пятого элемента ИЛИ, пятый управляющий вход управляемогб арифметического модуля соединен с первым входом пятого эле" мента ИЛИ, второй вход которого соединен с выходом двенадцатого элемента И, первый вход которого соединен с инверсным выходом основного триг« гера и третьим выходом управляемого арифметического модуля, а второй вход - соединен с выходом шестого элемента ИЛИ, первый вход которого соединен с шестым управляющим входом управляемого арифметического модуля и первым входом седьмого элемента

ИЛИ, а седьмой и восьмой управляю" щие входы управляемого арифметического модуля подключены ко вторым входам соответственно шестого и седь832553

Ъ с

Ъ.

ВНИИПИ Заказ 3333/38 Тираж 745 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 мого элементов ИЛИ, третьи входы которых соединены с выходом тринадцатого элемента И, первый вход которого соединен с девятым управляющим входом управляемого арифметического модуля и с первым входом одиннадцатого элемента И, второй вход которого соединен со вторым информационным входом управляемого арифметического модуля, четвертый информационный вход которого соединен с первым входом девятого элемента И, второй вход которого подключен к десятому управляющему входу управляемого арифметического модуля, пятый и шестой информационные входы которого соединены ср вторыми входами, соответствен- 15 но, пятого и шестого элементов И, причем второй вход шестого элемента

И соединен со вторым входом тринадцатого элемента И, а одиннадцатый управляющий вход управляемого арифметического модуля соединен с одним из входов второго элемента ИЛИ, а четвертый выход управляемого арифметического модуля соединен с прямым выходом основного триггера.

Источники информации, принятые во внимание при экспертизе

l. Майоров С.А., Новиков Г.И.

Принципы организации цифровых машин.

Л., Машиностроение, 1974, с.164.

2, Авторское свидетельство СССР

Р 265565, кл. G 06 F 7/50, 1966 (прототип).