ИМНАИШВИЛИ ЛЕВАН ШОТАЕВИЧ

  Союз Советских Социалистических Республик ОПИСАНИЕ ИЗОБРЕТЕНИЯ - К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 5 кую ехему, которая содержит четыре элемента И и .один элемент ИЛИ, четыре логических и девять управляющих входов, а также два выхода, причем выходы первого, второго, третьего и 30 четвертого элементов И через первый элемент ИЛИ соединены с прямым входом основного триггера, а выходы...

  Союз Советсиии Социалистических Республик 11 К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ (6I ) Допвлнительное к авт. свид-ву (22)Заявлено 24.05.78 (21) 2619268/18-24 (51)М. Кл. G 06 F 15/20 с присоединением заявки М 1ооударстмкиый комитет (23) Приоритет, (53) УДК 681.325 {088.8) IIo делам изооретеиий и открытий Опубликовано 07.03.82. Бюллетень М 9 Дата опубликования описания 07.03.82 м Г...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социалистических Республик ИЛИ соединен с выходом седьмого элемента И, а первый вход четырнадцатого элемента И связан со вторым входом пятого элемента И, а второй входс первым входом седьмого элемента И, 40 а девятый и десятый управляющие входы модуля соединены со вторыми вхо- . дами, соответственно, пятого...

  I. УСТРОЙСТВО Д11Я ПЕРЕБОРА СОЕДИНЕНШ, содержащее элемент И, первую и вторую группы элементов ИЛИ, первый элемент задержки , п запоминаю1цих элементов (где п - число, переставляемых кодов), первую, вторую третью и четвертую группы элементов И, переключатель, причем выходы запоминающих элементов, начиная с второго , додключены к первым входам соответствующих элементов И первой гру...

  (19) (11) СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИН Ц51) G 06 F 7/38 Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ четвертым входом второго элемента ИЛИ, четвертый выход управляемого арифметического модуля соединен с прямым выходом основного триггера, отличающийся тем, что, с целью расширения функциональных возможностей за счет увеличения чисГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ...

  УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОКАЗАТЕЛЕЙ НАДЕЖНОСТИ ОБЪЕКТОВ, содержащее генератор тактовых импульсов , счетчик состояний, выходы .которого соединены с входами дешифратора и с первыми входами блока сравнения, подключенного выходом к счетному входу блока счетчиков совпадений, выходы которого являются выходами устройства, а выходы дешифратора. соединены с первыми управляющими входами...

  УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОКАЗАТЕЛЕЙ НАДЕЖНОСТИ ОБЪЕКТОВ, содержащее генератор тактовых импульсов , счетчик состояний, выход которого соединен с первым входом блока . сравнения, выход которого соединен с счетным входом блока счетчиков совпадений , выходы которого являются выходами устройства, а выход счетчика состояний соединен с входом переключателя и управляющим входом дешифр...

  РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА , содержащий в каждом разряде два R5-триггера,, шесть элементов И и два элемента ШШ, причем прямой и инверсный выходы первого Р&-триггера являются первыми вторым выходами данного разряда, прямой и инверсный выходы второго RS-триггера соединены с первьпчи входами первого и второго элементов И соответственно и являются третьим и четвертым выходами...

  УНИВЕРСАЛЬНЫЙ ВЫЧИСЛИТЕЛЬНЫЙ АВТОМАТ, содержащий блок памяти, г многофункциональных модулей (п - разрядность операндов) и блок управления, содержащий регистр адреса микрокоманд, узел микропрограммной памяти, регистр микрокоманд, регистр команд, счетчик команд, группу элементов запрета , одиннадцать групп элементов И, . три элемента И, три группы элементов ИЛИ, причем в блоке упра...

  УПРАВЛЯЕМЫЙ-ЛОГИЧЕСКИЙ МОДУЛЬ , содержащий первый и второй триггеры, пять элементов И, три элемента ИЛИ, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого подключен к нулевому входу первого триггера, единичный выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй...

  УПРАВЛЯЕМЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ Изобретение относится к области вычислительной техники и предназначено для реализации узлов и устройств цифровых вычислительных машин. Цель изобретения - упрощение модуля. Управляемьй логический модуль содержит RS-триггер, элемент ИЛИ, два элемента ШШ-НЕ, два элемента И-НЕ с увеличенной задержкой, элемент НЕ, два выхода, вход сброса, два установочных...

  Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров. Целью изобретения является расширение функциональных возможностей регистра за счет выполнения поразрядных логических операций. Для достижения этой цели в каждый разряд регистра введены элемент И-НЕ и элемент НЕ, а также общие для всех разрядов два элемента ИЛИ. Это позволило пол...

  Изобретение относится к автоматике и вычислительной технике. Цель изобретения расширение функциональ - ных возможностей триггера. Триггер содержит элементы И-НЕ 1...4 и элемент НЕ 8. Введение трехвходовых элементов И-НЕ 5 и 6, четырехвходового элемента И-НЕ 7, элемента НЕ 9 и :элемента НЕ 10 с увеличенной задержкой позволяет реализовать функции триггеров семи типов RS, D, Е, R, S...

  Изобретение относится к вычислительной технике. Цель изобретения - повышение точности сложения и вычитания длительности импульсов. Устройство позволяет осуществить суммирование и вычитание как аналоговых (длительностей импульсов), так и дифровых (ко личество импульсов) величин . Каждый разряд устройства содержит п бистабильных элементов 1 - 1 f (где п - основание системы счис (Л...

  Изобретение относится к области вычислительной техники. Цель изобретения - увеличение быстродействия. Оптоэлектронный сумматор содержит разрядные ячейки 1 по числу разрядов, группу элементов И 2, группу элементов 3 задержки. Каждая разрядная ячейка содержит девятнадцать регенеративных оптронов И, три группы элементов И, две группы элементов ИЛИ, группу элементов НЕ. Для сложения...

  Изобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин методами интегральной технологии. Цель изобретения - расширение функциональных возможностей регистра за счет выполнения поразрядных логических операций неравнозначности и равнозначности . Все функции в статическом регистре выполняются на основе девяти микр...

  Изобретение относится к вычислительной технике и может быть использовано при построении узлов и устройств цифровых вычислительных машин,, Целью изобретения является расширение функциональных возможностей регистра за счет выполнения операций счета и суммирования. Для зтого в каждый разряд регистра введены элемент ИЛИ-НЕ, элемент НЕ, два злемента ИЛИ с увеличенной задержкой и злеме...

  Изобретение относится к вьгаислительной технике и может быть использовано в арифметических устройствах, работакщих в десятичной системе счисления . Цель изобретения - повышение быстродействия. Оптоэлектронный сумматор содержит блок подготовки дан- HbDC, блок формирования результата, блок переноса, преобразователь, входы первого операнда, входы второго операнда , вход управления с...

  Изобретение относится к импульсной технике и может быть использовано в системах автоматики, а также в узлах цифровой вычислительной техники. Цель изобретения - упрощение. Для достижения поставленной цели в устройство введены элементы И 4-7 и два элемента НЕ 8,9 с увеличенной задержкой. Устройство также содержит RS-триггеры 1,2, элемент И 3, выходы 10-12, входы 13, 14 и шину 15 уст...

  Изобретение относится к вычислительной технике и может быть использовано для выполнения операций вычитания десятичных чисел в логико-временных средах. Целью изобретения является повышение быстродействия устройства. Для достижения цели в устройство, содержащее регенеративный бистабильный оптрон, первый и второй оптоэлектронные регистры, содержащие элемент И, элемент ИЛИ-НЕ и разряд...

  Изобретение относится к области вычислительной техники и может быть использовано в оптоэлектронных вычислительных устройствах. Целью изобретения является уменьшение аппаратурных затрат. Сумматор содержит разрядные ячейки по числу разрядов слагаемых, элемент И, элемент задержки. Каждая разрядная ячейка содержит регенеративные оптроны, элементы И, ИЛИ и НЕ, а также элементы задержки...

  Изобретение относится к области вычислительной техники. Цель изобретения - повышение быстродействия. Устройство для сложения длительностей импульсов содержит группу блоков (разрядов) суммирования, каждый из которых содержит группу из N (N - основание системы счисления) бистабильных элементов 2, три группы 3, 4 и 5 элементов И, две группы 6 и 7 элементов ИЛИ, два бистабильных элеме...

  Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных машинах и системах управления. Целью изобретения является расширение функциональных возможностей за счет выполнения операций вычитания и инверсии операндов. Параллельный накапливающий сумматор содержит в каждом разряде 1 триггер 2, два элемента И 3,4, два элемента ИЛИ-НЕ...

  Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для обработки изображений. Цель изобретения - расширение функциональных возможностей за счет выполнения логических операций с двумя изображениями. Поставленная цель достигается введением блока формирования логических функций и блока инвертирования оптического сигнала. Оптоэлектронный элемент матриц...

  Изобретение относится к вычислительной технике и может быть использовано в индикаторах движущегося текста или динамических табло. Целью изобретения является расширение функциональных возможностей регистра за счет преобразования записанного кода в обратный. Для этого в регистр введены три светодиода 4 - 6, фототиристор 10, фототранзистор 11. Управление инвертированием осуществляетс...