Устройство для сопряжения блоков памяти

Устройство для сопряжения блоков памяти

Иллюстрации

Показать все

Реферат

 

Союз Советскии

Социапистическик

Ресиубпин

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ii 964649 (61) Дополнительное к авт. санд-ву (22)Заявлено 18.03.81 (21) -3261545/18-24 (51)M. Кл.

G Об F 13/02 с присоединением заявки №

3Ъоударстееииый комитет

СССР ао делам изобретений н открытий (23) Приоритет г (53) УДК 681.327 (088. 8) Опубликовано 07. 10. 82. Бюллетень № 37

Дата опубликования описания 07. 10 . 82

В.И. Галкин, Д. С Дубинин; С. П. Петров, Т.А. Ч макова и А.Н,Шикерун:".("- - ""×3)1 плТЕНТНО-. ткхничксам . ИБ ЛЕПОТЕН (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ БЛОКОВ

ПАМЯТИ

Изобретение относится к вычислительной технике и может быть использовано в системах накопления и передачи информации.

Известно устройство для сопряжения блоков памяти, которое содержит накопитель, вины записи и считывания, подключенные к входам формирова-. телей записи, считывания и строба, а также элемент задержки, включенный между входом накопителя и выходом формирователя строба записи (1 3.

Недостатком" этого устройства является низкая надежность.

Наиболее близким к изобретению является устройство для сопряжения

° блоков памяти, содержащее элемент НЕ, три элемента Й и элемент ИЛИ, соединенный через второй элемент И с первым элементом И, а через третий элемент И с одним из формирователей строба, формирователем считывания и элементом НЕ, выход которого под- i ключен к одним из входов первого и

2 второго элементов И, другие входы которых подключены соответственно к выходам формирователей строба и записи, выходы элемента ИЛИ и первого элемента И соединены с соответствующими входами накопителя (23, Недостатком известного устройства является низкое быстродеиствие, так как длительность цикла .записи-считывания равна утроенному времени обращения к накопителю для осуществления операции записи или считывания, т.е. быстродействие устройства в три раза ниже быстродействия накопителя.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для сопряжения блоков памяти, содержащее формирователь сигналов записи, формирователь сигналов считывания, накопитель, элементы И, первый элемент ИЛИ, выход которого подключен к первому входу накопителя, а входы соединены с вы3 9646 ходами первого и второго элементов

И, первые входы которых подключены соответственно к выходу формировате" ля сигналов записи и выходу формирователя сигналов считывания, первый формирователь сигналов стробирования, выход которого соединен с вторыми входами первого элемента И и накопителя, и второй формирователь сигналов стробирования, выход которого lo подключен к второму входу второго элемента И, введены триггеры, элементы НЕ, генераторы одиночных сигналов, второй и третий элементы ИЛИ и элементы И с третьего по восьмой, причем выходы третьего и четвертого элементов И соединены соответственно с входами второго элемента ИЛИ, выход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, входы которого подключены соответственно к выходам пятого и шестого элементов И, первый вход третьего элемента И соединен с д5 входом формирователя сигналов записи, первым входом седьмого элемента

И, входом первого элемента НЕ и входом первого генератора одиночных сиrналов, выход которого подключен к первому входу пятого элемента И, выход первого элемента НЕ подключен к входу второго генератора одиночных сигналов и первому входу шестого weмента И, второй вход которого соединен с первым входом восьмого элемента И и входами второго элемента HE формирователя сигналов считывания и третьего генератора одиночных сигналов, выход которого подключен к второму входу пятого элемента И, второй о вход третьего элемента И соединен с выходом второго элемента HE и входом четвертого генератора одиночных сигналов, выходы второго и четвертого генераторов одиночных сигналов подклю45 чены соответственно к входам четвертого элемента И,, выходы первого триггера соединены соответственно с вторыми входами седьмого и восьмого элементов И, выходы которых подключены соответственно к входам первого и второго формирователей сигналов строби ров ания, выход второго формирователя си гнало в ст роби ров ания соединен с первым входом второго триггера, второй вход которого соединен с выходом накопителя, а выход - с первым входом третьего триггера, второй вход

49 ф которого подключен к входу формирователя сигналов считывания, а выход является выходом устройства.

На фиг. 1 представлена структурная схема предла гаемо го уст рой ст в а; на фиг. 2 - временные диаграммы, поясняющие его работу, Устройство содержит формирователь

1 сигналов записи, первый формирователь 2 сигналов строЬирования, первый элемент И 3, первый элемент ИЛИ 4, накопитель, первый триггер 6, формирователь 7 сигналов считывания, второй формирователь 8 сигналов стробирования, второй 9, третий 10 и четвертый 11 элементы И, второй элемент

ИЛИ 12,. пятый 13 и шестой 14 элементы И, третий элемент ИЛИ 15, второй триггер 16, седьмой l и восьмой 18 элементы И, первый 19 и второй 20 генераторы одиночных сигналов, первый элемент НЕ 21, третий 22 и четвертый

23 генераторы одиночных сигналов, второй элемент НЕ 24 и третий триггер 25. На фиг. 1 обозначены вход 26 записи и вход 27 считывания устройства и выход 28 устройства.

На фиг, 2 обазначены длительность

7 сигнала ввода на входе записи

4 устройства, длительность мазь,®сигнала вывода на входе считывания устройства, длительность d tо цикла записи — считывания, время atq задержки сигнала вывода .при прохождении его через первый элемент НЕ, длительность at „операции записи, длительность Ссч„топерации считывания, время дй задержки цикла записи относительно начала сигнала ввода.

Устройство раЬотает следующим образом.

Сигнал ввода У>> (фиг. 2) поступает на .первый вход элемента И 10 и вход формирователя 1. При отсутствии в данный момент времени сигнала atiaopa bbls на входе 27 на втором входе элемента И 10 присутствует разрешающий потенциал. При этом сигнал ввода проходит через элемент

ИЛИ 12 и устанавливает триггер 6 в единичное состояние. Сигнал с пря" мого вйхода триггера 6 разрешает прохождение сигнала ввода через элемент

И 17 на вход формирователя 2. Сигнал ввода запускает формирователь 2, выходной сигнал которого разрешает прохождение на вход накопителя 5 очередного сигнала записи, сформиро-, 9646

5 ванного формирователем 1, и переключает накопитель 5 в режим записи.

Если сигнал вывода приходит после сигнала ввода, а цикл записи в нако- . пителе 5 не закончился (фиг. 2а), сигнал вывода не пройдет через элемент И 14, так как сигнал ввода через элемент НЕ 2 1 запретит его прохождение на время n t до завершения цикла записи. После завершения цикла to записи сигнал вывода проходит через элемент И 14, элемент ИЛИ 15 и переключает триггер 6 в нулевое состояние. Сигнал с инверсного .выхода три ггера 6 разрешает прохождение сиг нала вывода через элемент И 18 на вход формирователя 8..Сигнал вывода запускает формирователь 8, выходной сигнал которого разрешает прохождение на вход накопителя 5 сигнала счи- 2О тывания, сформированного формирователем 7.

В случае, если сигнал вывода приходит раньше сигнала ввода (фиг. 2,6), цикл считывания начинается с приходом сигнала вывода, а цикл записи задерживается на время Dtg (фиг.2,6 до окончания сигнала вывода, так как сигнал, вывода через элемент НЕ 24 запрещает прохождение сигнала ввода через элемент И 10. Если же сигналы ввода и вывода приходят одно врейенно (фиг. 2.,в) ни один из них не пройдет через элементы И 10 и 14, так как на их вторых входах будет запрещающий потенциал. Но .при этом выходные сигналы генераторов 19 и 22, которые запускаются передними фронтами сигналов ввода и вывода, соответственно, совпадают во времени и проходят через элемент И 13, сигнал с выхода которого через элемент ИЛИ 15 устанавливает триггер 16 в нулевое состояние, и начинается цикл считывания. Цикл записи начнется после срабатывания генераторов 20 и 23, которые запускаются задними фронтами сигналов ввода и вывода, соответственно, по окончании цикла считывания.

Длительность ьо*н сигналов на выходах генераторов 19, 20, 22 и 23 выбирается из условия

"gp g тр где t - время задержки распространения при включении или выклю- 55 чении триггера 6.

При этом, если сигнал ввода поступает раньше сигнала вывода на время

49. . 6 ст,, триггер 6 сначала устанавливается в единичное состояние сигналом ввода, а затем в нулевое сигналом совпадения выходных сигналов генераторов 19 и 22. В этом случае уст ройство работает аналогично случаю одновременного прихода сигнала ввода и вывода, а время цикла записи-считывания удлинится на .время 2 t . Но так как t -< tо, этим увеличением можно пренебречь.

Следовательно, при любых соотношениях во времени между сигналами ввода и вывода осуществится запись и считывание из накопителя 5, но выходной сигнал накопителя 5 может задержаться относительно сигнала вывода на величину a t „(фиг. 2, а) .

Чтобы устранить этот недостаток, сигнал с накопителя 5 заносится стробом .считывания в триггер 16 и переписывает ся в три г гер 2 5 по, си гналу вывода.

Технико-зкономическое преимущество предлагаемого устройства заключается в том, что оно обеспечивает более высокое быстродействие по сравнению с известным.

Формула изобретения

Устройство для сопряжения блоков памяти, содержащее формирователь сигналов записи, формирователь сигналов считывания, накопитель, элементы И, первый элемент ИЛИ, выход которого подключен к первому входу накопителя, а входы - к выходам первого и второго элементов И, первые входы которых подключены соответственно к выходу формирователя сигналов записи и выходу формирователя сигналов считывания, первый формирователь сигналов стробирования, выход которого соединен с вторыми входами первого элемента И и накопителя, и второй формирователь сигналов стробирования, выход которого подключен к второму входу второго элемента И, о т л и ч аю щ е е с я тем, что, с целью повышения.быстродействия устройства, оно содержит триггеры, элементы НЕ, генераторы одиночных сигналов, второй и третий, элементы ИЛИ и элементы И с третьего и четвертого элементов И соединены соответственно с входами второго элемента ИЛИ, выход ко-. торого подключен к первому входу пер9646, вого триггера, второй вход последне го соединен с выходом третьего элемента ИЛИ, входы которого подключены соответственно к выходам пятого и вестого элементов И, первый вход тре- s тьего элемента И соединен с входом формирователя сигналов записи, первым входом седьмого элемента Й, входом первого, элемента НЕ и входом первого генератора одиночных сйгналов, f

16 выход которого подключен к первому входу пятого элемента И, выход первого элемента НЕ подключен к входу второго генератора одиночных сигналов и первому входу йестого элемента И, второй вход которого соединен с первым входом восьмого элемента И и с входами второго элемента НЕ, формирователя сигналов считывания и третьего генератора одиночных сигналов, Зо выход которого подключен к второму входу пятого элемента .И, второй вход .третьего элемента И соединен с выхо.дом второго элемента НЕ и входом четвертого генератора одиночных сигна- 23

49

8 лов, выходы второго и четвертого генераторов одиночных сигналов подклю" чены соответственно к входам четвер- того элемента И, выходы первого триггера соединены . соответственно с вторыми входами седьмого и восьмого элементов И, выходы которых подключены соответственно к .входам первого и второго формирователей сигналов стробирования., выход формирователя сигналов стробирования соединен с первым входом второго триггера, второй вход которого соединен с выходом на-. копителя, а выход - с первым входом третьего триггера, второй вход которого подключен к входу формирователя сигналов считывания, а выход является выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 401999, кл, G 06 F. 13/02,.1973.

2. Авторское свидетельство СССР

N 624231, кл. G 06 F 13/02, 1978 (прототип .

964649

Составитель Т. Зайцева

Редактор Г. Безвершенко Техред Ж.Кастелевич Корректор ft. Ьокшан

Заказ 7 32/30 ираж 73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, r, Ужгород, ул. Проектная,