КАТЕРНОГА ОЛЕГ СПИРИДОНОВИЧ
Изобретатель КАТЕРНОГА ОЛЕГ СПИРИДОНОВИЧ является автором следующих патентов:
Устройство корректировки величины сопротивления резисторов
)! tI т 1 1! !! 659963 ОП ИСАН И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сои!з Советских Социалистических Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 22.05.75 (21) 2135720/18-21 (51) М, Кл з G 01R 17/10 с присоединением заявки № Государственный комитет (23) Приоритет (43) Опубликовано 30.04.79. Бюллетень ЛЪ 16 (45) Дата опубликования описания 30.04.79 (53...
659963Устройство для контроля микросхем
Союз Советскик Социалистических Республик ОП ИСАЙИ Е ИЗОБРЕТЕН ИЯ к авторском свидипльствю Н 01 С 17/Ooi Н 05 К 13/08 с присоединением заявки М Государстесииый комитет СССР (23) Приоритет ло делам изабретеиий и открытий Опубликовано 23. 09. 81 Бюллетень,% 35 Дата опубликования описания 03. 10. 81 (53) УДК 621ф 315. ,684 (088.8) (72} Авторы изобретения В,A.Сокол, О,С,Кате...
866583Устройство для вычисления корневых годографов систем автоматического управления
ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 25. 08. 81(21) 3330011/18-24 tS1) М. КП.З с присоединением заявки МоG 05 В 23/02 Государственный комитет СССР по делам изобретений н открытий (23) Приоритет Опубликовано070183. Бюллетень М 1 (S3)УДК 62 50 (.088. 8) Дата опубликования о...
987584Устройство для вычисления полинома
1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОМА, содержащее блок управления, первый регистр, блок памяти и арифметический блок, первый вход которого соединен с первым выходом блока управления, второй п третий выходы которого соединены с входами соответственно блока памяти и первого регистра, выходы блока памяти и первого регистра соединены соответственно с вторым и третьим входами арифмети...
1098003Устройство для вычисления модуля вектора
УСТРОЙСТВО ДЛЯ ВБЕЧИСЛЕНИЯ МОДУЛЯ ВЕКТОРА, содержащее три счетчика , отличающееся тем, что, с целью повышения точности и упрощения устройства, оно содержит элемент ИЛИ, три элемента задержки, :сумматор-вычитатель, вход младшего разряда которого соединен с выходом элемента ИЛИ, первый вход которого соединен со счетным входом первого счетчика, входом первой координаты устройства и...
1111156