КОРЧЕНКО АЛЕКСАНДР ГРИГОРЬЕВИЧ

  Изобретение относится к области вычислительной техники и представляет собой вычислитель функции вида (L В/ху, где X, В и у. - первый, второй и третий аргументы.соответственно . Вычислитель содержит первую группу из п сумматоров 1, п вычитателей 2, п сумматоров-вычитателей 3, вторую группу из п сумматоров 4. Аргументы подаются на входы 5, 6 и 7 соответственно. Разряды значения фун...

  Изобретение относится к вычислительной технике и может использоfi n ч ваться автономно или в комплексе с цифровой вычислительной машиной для увеличения производительности вычислений . Целью изобретения является расширение области применения.за счет выполнения деления комплексных чисел. Поставленная цел. достигается тем, что устройство, включающее первую и вторую группы сумматоров...

  Изобретение относится к области вычислительной техники и может быть использовано в качестве спецпроцессора в многопроцессорных вычислительных машинах, ориентированных на реализацию широкого класса зада в натуральном масштабе времени. Целью изобретения является расширение функциональных возможностей за счет вычисления функций двух независимых переменных . Поставленная цель достига...

  Изобретение относится к вычислительной технике и может быть использовано автономно или в комплексе с многопроцессорными проблемно=ориентированными вычислительными системами для оперативного вычисления нелинейных функциональных зависимостей действительного и комплексного переменного на основе аппарата Т-преобразований. Цель изобретения - расширение функциональных возможностей за сч...

  Изобретение относится к вычислительной технике и может быть использовано для построения однородных матричных процессоров. Цель изобретения - повышение однородности структуры матричных процессоров и расширение функциональных возможностей за счет вычисления полиномов произвольных степеней. С этой целью в ячейке матричного процессора, содержащей три сумматора и сумматор-вычитатель, и...

  Устройство для вычисления матриц, содержащее матрицу N,M блоков сумматора, причем выход I-го сумматора (I=1,M-1) дключен к входу первого слагаемого (I+1) сумматора, выход M-го сумматора блока сумматоров K-й (K-1,M)-строки J-го (J=1,N-1) столбца матрицы подключен со сдвигом на один разряд в сторону старших разрядов к входу первого слагаемого первого сумматора блока сумматоров (J+1)...