ДЮКОВА ЛИДИЯ ПЕТРОВНА

  ОСЬ. (0(>Z . 811104 "..!,/(БА (»! 460337 ОП ИСАН И Е Союз Советских Гоиввлисткческмх Реса убт чк ИЗОВРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) За виси х(ое от авт. св пдстсл ьства (22) Заявлено 09.01.74 (21) 1986893!23-5 с присоединением заявки ¹â€” (32) Приоритет— Опубликовано 15,02.75. Бюллетень ¹ 6 Дата опубликования описания 14.Ч!1,1975 (51) (Ч К.7 D 04Ь 5/00 D 04h 1/...

  На чертеже приведена структурная схема одного канала устройства. Каждый канал содержит управляющий триггер 1 с элементами И 2, 3, НЕ 4< 2И-ИЛИ. 5, приемный триггер 6 с элементами Й 7,8, НЕ 9, реверсивный параллельный сдвигатель .10, элементы ИЛИ-НЕ 11, 12, коммутаторы 13, 14, триггер 15 с элементами И 16,17, 2И-ИЛИ 18, триггер 19 с элементами И 20, 21, 2И-ИЛИ 22, триггер 2...

  Союз Советских Социалистических Республик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ н>849228 (61) Дополнительное к авт. свид-ву Р1 М К 3 (22) Заявлено 12,10.79 (23) 2832743/18-24 G 06 F 15/347 с присоединением заявки ¹ Государственный комитет СССР по делам изобретений и открытий (23) Приоритет Опубликовано 2307,81, Бюллетень Мо 27 (53) УДК 681 3 (088.8) Дата опубликовани...

  (54) РЕГИСТР Изобретение относится к цифровой вычислительной технике и может явиться составной частью устройств ЭВМ. Известен регистр, и котором для вы.полнения операций логического сложения и логического умножения требуются отдельные двухвходовые логические элементы типа И в каждом разряде $1), Однако это приводит к неэкономячному использованию оборудования. Наиболее близки...

  Союз Советских Социалистических республик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ g >1005034 (61) Дополнительное к авт. свид-ву— (22) Заявлено 11. 12. 79 (21) 2850794/18-24 (1) hA. Кд.з с присоединением заявки Нов (23) Прио итетG 06 F 7/38 G 11 С 19/00 Государственный комнтет СССР но делам изобретений н открытнй Опубликовано 15.03.83. Бюллетень Йо 10 (531УДК 681....

  МНОГОКАНАЛЬНОЕ ОПЕРАЦИОННОЕ УСТРОЙСТВО, содержащее блок хранения констант, п каналов, где п -разрядность устройства, причем 1-й канал (i 1,2,...,п ) содержит триггер управляющего регистра, элемент 2ИИЛИ , триггер приемного регистра, сдвигатель, первый и второй коммутаторы , первый, второй и третий триггеры регистра аргумента и блок управления, причем в каждом i-м канале нулевой и...