Иллюстрации к патенту 2362205 - Способ параллельного логического суммирования аналоговых сигналов слагаемых, эквивалентных двоичной системе счисления, и устройство для его реализации