Устройство для контроля подложки больших интегральных схем

Устройство для контроля подложки больших интегральных схем

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОДЛОЖКИ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее первый блок управления , блок представления первичной информации, вход которого подключен к первому выходу первого блока управления , анализатор годности, первый вход которого подключен к второму выходу первого блока управления, блок уставок вход которого подключен к третьему иыходу первого блока управления, блок срав нения, первые два входа которого подклю чены соответственно к четвертому выход первого блока управления и выходу блока уставок, блок представпения результирук щей информации, первые два входа коте рого подключены соответственно к пятому выходу первого блока управления и первому выходу блока сравнения, отличающееся тем, что, с целью повышения выхода годаых, в него введены блок установки в исходное состояние, мультиплексор, второй блок управления, блок определения максимума,, блок памяти , блок поиска и блок управляемого с6поставления , первый и второй входы которого подключены соответственно к шестому выходу первого блока управления и к выходу блока представления первичной информации , первый выход - к второму входу анализатора годности, а вторсй выходк первому входу блока установки в исходное состояние,.второй вход которого поасоёдинен к седьмому выходу первого блока управления, первый выход подключен к третьему входу блока управляемого сопоставления , а второй выход - к первому входу первого блока управления, восьмой выход которого подсоединен к первому входу мультиплексора, второй вход которого подключен к выходу анализатора годности , третий вход подсоединен к второму выходу блока сравнения, а первый и второй выходы подключены соответственно к третьему входу блока сравнения и к второму входу второго блока управления , первый вход которого .подсоединен к третьему выходу блока управляемого сопоставления, а первые четыре выхода подключены соответственно к второму входу первого блока управления, к третьему входу блока представления результирукадей информации, четвертому входу блока управляемого сопоставления и к четвертому входу мультиплексора,третий выход которого подсоединен к первому входу блока определения максимума, второй вход которого подключен к пятому выходу второго блока управления, первый выход - к четвертому входу блока представления результирующей информации, второй выход подсоединен к пятому входу мультиплексора, а третий выход - к третьему входу второго блока управления, шестой выход которого подключен к первому входу блока памяти, первый выход

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(51) б 01 R 31/26

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВЪ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1 ) 3389108/1 8-21 (22) 22.01,82 (46) 07.07.83. Бюл. № 25 (72) B, A. Лопухин, А. С. Гурылев, B. П, Ковешников, А, С. Шумилин, В. В, аникушин и С. В. 3юзин (71) Ленинградский институт авиационного при боростроения (53 ) 62 1. 382,2 (088.8 ) (56) 1. Злектронная техника. — Сер, Технология, организация производства " и оборудование", вып, 3 (707), М,, 1980, с. 40.

2. "Зарубежная электронная техника", 1979, № 15 (210), с. 33-47, (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОДЛОЖКИ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, содержашее первый блок управления, блок представления первичной информации, вход которого подключен к первому выходу первого блока управления, анализатор годности, первый вход которого подключен к второму выходу первого блока управления, блэк уставок вход которого подключен к третьему выходу первого блока управления, блок сравнения, первые два входа которого подключены соответственно к четвертому выходу первого блока управления и выходу блока уставок, блок представления результируюшей информации, первые два входа котсрого подключены =оответственно к пятому выходу первого блока управления и первому выходу блока сравнения, о тличающееся тем,что,сцелью повышения выхода годных, в него введе» ны блок установки в исходное состояние

t мультиплексор, второй блок управления, блок определения максимума,. блок памя- . ти, блок поиска и блок управляемого со„SU„„1027654 поставления, первый и второй входы которого подключены соответственно к шестому выходу первого блока управления и к выходу блока представления первичной информации, первый выход — к второму входу анализатора годности, а второй выходк первому входу блока установки в исходное состояние, второй вхоа которого поасоединен к седьмому выходу первого блока управления, первый выход подключен к третьему входу блока управляемого сопоставления, а второй выход — к первому входу первого блока управления, восьмой выход которого подсоединен к первому входу мультиплексора, второй вход которого подключен к выходу анализатора годности, третий вход подсоединен к второму выходу блока сравнения, а первый и второй выходы подключены соответственно к третьему входу блока сравнения и к второму входу второго блока управления, первый вход которого .подсоединен к третьему выкэау блока управляемого сопоставления, а первые четыре выхода подключены соответственно к второму входу первого блока управления, к третьему входу блока представления результирующей информации, четвертому входу блока управляемого сопоставления и к четвертому входу мультиплексора, третий выход которого подсоединен к первому входу блока определения максимума, второй вход которого подключен к пятому выходу второго QtoKa управления, первый выход — к четвертому входу блока представления результирующей информации, второй выход подсоединен к пятому входу мультиплексора, а третий выход — к третьему входу второго блока управления, шестой выход которого подключен к первому входу блока памяти, первый выход

1027 которого подсоединен к четвертому входу второго баока управления, а второй вход и второй выход подключены соотвез» отвеяно к первому выходу и первому sxoду блока поиска, второй вход которого подсоединен к седьмому выходу второго блока управления, третий вход подключен к етвертому выходу блока определения максимума, четвертый вход подсоединен к четвертому выходу мульти1 плексора, а второй выход подключен к

;пятому входу блока представления результи рующей информации.

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок управляемогп сопоставления выполнен в виде синхронизатора, вход к оторого подключен к шестому выходу первого блока управления,первый выход подсоединен к первому входу двухуровневого квантователя, выход которого подключен к первому входу блока записи, второй вход которого подсое-динен к. второму выходу синхронизатора, а выход — к входу светодиодной матрицы, оптический выход которой связан с оптическим входом фотоприемной матрицы, выход которой подключен к второму входу анализатора годности, при этом вход двухуровневого квантователя подключен к выходу блока представления первичной информации, а светодиодная матрица механически связана с электромеханическим приводом, первый вход которого подсоединен к первому выходу блока установки в исходное состояние, второй вход подключен к третьему выходу второ- ° го блока управления, первый выход подсоединен к первому входу блока установки в исходное состояние, а второй выход подключен к первому входу второго блока управлени я.

Изобретение относится к приборостроению, а конкретнее к контрольно-измерительным устройствам, предназначенным для контроля подложек до формирования на них структур, для изготовления больших интегральных схем (БИС), а также может применяться там, где требуется осуществить контроль плоских материалов и уменьшить потери на брак на последующих операциях по обработке., ° t4

Известно устройство для неразрушающего контроля полуфабрикатов для изго,товления БИС, которое содержит блок представления первичной информации (оптической или акустической, рентгеновской или электронной и т. и.), блок управления, блок представления результирующей информации в виде изображения на видеоконтрольном устройстве, табло (1 3.

Указанное устройство позволяет исследовать контролируемые полуфабрикаты ИС, в том числе и подложки, но не певвоиает судить о том, какие влияния окажут эти

J дефектные области на выход годных моду5 лей БИС, структуры которъж формируют ся на последукхцих операциях, вследствие того, что не производится сопоставление дефектных областей с планировкой структур, формирование которых предполагается ие подложках. Следовательно, М

2 указанное устройство не позволяет снизить влияние дефектности подложек на выход годных.

Известно устройство для контроля подложек больших интегральных схем, которое содержит блок управления, блок первичного представления информации, вход которого подключен к первому выходу блока управления, анализатор годности, два входа которого подключены к второму выходу блока управления и выходу блока представления первичной информации, блок уставок, вход которого подключен к третьему выходу блока управления, блок сравнения, три входа которого подключены соответственно к четвертому выходу блока управления, выходу анализатора годности и блоку уставок, и блок представления результирующей информации, два входа которого подключены к пятому выходу блока управления и выходу блока сравнения. Это устройство, позволяет выявить дефекты (дефектные области) в том числе и подложек БИС и дает возможность судить о том, какое влияние окажут эти дефекты на выход годных модулей БИС, структуры которых формируются на последующих операциях, благодаря воэможности сопоставить дефекты области подложки с планировкой структур в анализаторе годности (2 . з 1027654

Недостатком известного устройства явпяется то, что при контропе дефектности изделий (в частности, подложек БИС) оно не поэвопяет снизить влияние дефектности подложек на выход годных изделий, т,е, представляет информацию о воэможностях выпуска большего копичества годных модупей БИС при конкретных расположениях дефектных обпастей поступающих на контроль подножек.!

Цепь изобретения - повышение выхода гoдных.

Указанная цель достигается тем, что в устройство дпя контроля IIoAIIoKKH бапь-15 ших интегральных схем, содержащее первый бпок управпения, блок представпения первичной информации, вход которого лодкпючен к первому выходу первого бпока управпения, анализатор годности, первый Zg вход которого подключен к второму выходу первого блока управления, блок уставок, вход которого подключен к третьему выходу первого бпока управпен и, блок сравнения, первые два входа которого 25 подключены соответственно к четвертому выходу первого блока управпения и выходу бцока уставок, 6пок представления результирующей информации, первые два входа которого подключены соответствен- 30

-но к пятому выходу первого блока управпения и первому выходу бпока сравнения, введены бпок установки в исходное состояние, мультиплексор, второй блок управпения, блом определения максимума, бпок памяти, блок поиска и блок управпя35 емого сопоставления, первый и второй входы которого подкпюче ны соответственно к шестому выходу первого бпока управпения и к выходу блока представления первичной информации, первый выход — к второму входу анализатора годности, а вторрй выход - к первому входу блока установки в исходное состояние, второй вход которого подсоединен к седьмому выходу

45 первого бпока управпения, первый выход подкпючен к третьему входу блока управляемого сопоставпения, а второй выход° к первому входу первого блока управпения, восьмой выход которого подсоединен к первому входу мультиппексора, второй вход которого подключен к выходу анапизатора годности, третий вход подсоединен к второму выходу блока сравне» ния„а первый и второй выходы подключены соответственно к третьему входу блока сравнения и к второму входу второго блока управления, первый вход которого подсоединен к третьему выходу блока управпяемого сопоставления, а первые четыре выхода подключены соответственно к второму входу первого,.блока управпения, к третьему входу блока представления результирующей информации, четвертому входу бпока управпяемого сопоставления и к четвертому входу мультиплексора, третий выход которого подсоединей к первому входу блока определения мак» симума, второй вход которого подкцючен к пятому выходу второго бпока управпения, первый выход - к четвертому входу бпока представления результирующей информации, второй выход подсоединен к пятому входу мультиплексора а третий выход - к третьему входу второго блока управления, шестой выход которого подключен к первому входу бпока памяти, первый выход которого подсоединен к четвертому входу второго блока управления, а второй вход и второй аыход подключены соответственно к первому выходу и первому входу бпока поиска, второй вход которого подсоединен к седьмому выходу второго блока управпения, третий вход подключен к четвертому выходу блока определения максимума, четвертый вход подсоединен к четвертому выходу мультиплексора, а второй выход подключен к пятому входу бпока представления результирующей информации, Блок управляемого сопоставления выпсянен в виде синхронизатора, вход которого подключен к шестому выходу первого блока управпения, первый выход подсоединен к первому входу двухуровневого . квантоватепя, выход которого подключен к первому входу блока записи, второй вход которого подсоединен к второму выходу синхронизатора, выход - к входу светодиодной матрицы, оптический выход которой связан с оптическим входом фотоприемной матрицы, выход которой подкпючен к второму входу анализатора годности, при этом вход двухуровневого квантователя подключен к выходу 6пока представпения первичной информации, а светоI диодная матрица механически связана с эпектромеханическим приводом, первый вход которого подсоединен к первому выходу бпока установки в исходное состояние, второй вход подключен к третьему выходу второго блока управпения, первый выход подсоединен к первому входу блока установки в исходное состояние, а второй выход подключен к первому входу второго блока управления.

На фиг. 1 представлена блок-схема устройства дпя контроля подложки Б1- С; на фнг. 2 — то же, биок управпяемого сопоставления; на фиг. 3 — то же, иервого биока управиения; на фиг. 4 - то же, блока установки в исходное состояние; на фиг. 5 - то же, второго блока yri- $ равиения; на фиг. 6 - возможное размещение дефекта относительно модулей БИС, Устройство дия контропя подножки больших интеграпьных схем содержит (фиг. 1) первый биок 1 управления, биок Е

2 представления первичной информации, вход которого подкиючен к первому выходу первого биока 1 управиения, анапизатор 3 годности, первый вход которого ка l управления, блок 4 уставок, вход которого подключен к третьему выходу первого блока 1 управления, блок 5 сравнения, первые два входа которого подключены соответственно к четвертому вы-® холу первого бпока 1 управления и выходу бпока 4 уставок, биок 6 представиеиня резуиьтируюшей информации, первые два входа которого подключены к пятому выходу первого биока 1 управпения и пер-И вому выходу блока 5 сравнения, бпок 7 управляемого сопоставления дефектной области подложки и планировки структур, первые два входа которого подключены соответственно к шестому выходу перво- 9 го бпока 1 управления и к выходу блока

2 представления первичной информации, а первый выход - к второму входу анализатора 3 годности, блок 8 установки в исходное состояние, два входа которого З подключены соответственно к седьмому выхо ." первого блока 1 управления и второму выходу биока 7 управляемого сопоставпения, два выхода — к первому входу первого блока 1 управиения и третьему входу биока 7 управияемого сопоставления, мультиплексор 9, три первых входа которого подключены соответственно к восьмому выходу первого блока 1 управпения, выходу анализатора 3 годности и второму выходу биока 5 сравнения, а пер вый выход — к третьему входу блока 5 сравнения, второй блок 10 управления, первые два входа которого подключены соответственно к третьему выходу блока

Я

7 управляемого сопоставления и второму выходу мупьтиппексора 9, а первых четыре выхода — к второму входу первого биока 1 управления, третьему входу био- ка 6 представления результирующей информации, четвертому входу бпока 7 упражяемого сопоставления и четвертому входу мультиппексора 9, бпок 11 определения максимума, два входа которого ф, 1027654 4 подключены к третьему выходу мульти,пиексора 9 и пятому выходу второго био« ка 10 управпения, a ïåpâûå три выходак четвертому входу блока 6 представиения резуиьтирукицей информации, пятому входу муаьтиппексора 9 и третьему входу второго бпока 10 управления, блок

12 памяти, вход и выход которого подключены соответственно к шестому выходу и четвертому входу второго бпока 10 управиения,а также блок 13 поиска опти1мальных параметров, четыре входа которого подключены к четвертому выходу муиьтипиексора 9, седьмому выходу блока. подключен к второму выходу первого био-1> 10 управления, четвертому выходу блока

11 определения максимума и,второму выходу биока 12 памяти, а два выхода — к пятому входу биока 6 представиения результируюшей информации и второму вхо.ду биока 12 памяти.

Блок 7 управияемого сопоставления (фиг. 2) содержит синхронизатор 14, вход которого подкпючен к шестому выходу первого бпока 1 управления, двухуровневый квантоватеиь 15, два входа которого подкиючены соответственно к выходу биока 2 представления первичной информации и первому выходу синхронизя тора 14, биок 16 записи, два входа которого подключены к второму выходу синхронизатора 14 и выходу двухуровневого квантователя 15, светодиодную матрицу

17, вход которой подкпючен к выходу блока 16 записи, электромеханический привод 18 изменения поиожения светодиодной матрицы,, механически связанный со светодиодной матрицей 17, два входа которой подключены к второму выходу биока 8 установки в исходное состояние и третьему выходу биока 10 управления, а два выхода подключены к второму входу биока 8 установки в исходное состояние и первому входу второго блока 10 управления, фотоприемную матрицу 19, оптический вход которой нодключен к выходу светодиодной матрицы 17, а выход - к второму входу анализатора 3 годности.

Первый, биок 1 управления выполнен на базе микро-ЭВМ серии CG-21 и содержит (фиг. 3) процессор 20, биок 21 памяти, вход и выход которого подкиючены к процессору. 20, дешифратор 22, выход которого подключен к процессору 20, имеет два входа, шифратор 23, вход ко1торого подключен к процессору 20, имеет восемь выходов, пульт 24 управпения, выход которого подкиючен к процессору

20.

7- 10276

Блок 2 представления. первичной информации представляет собой телевизионн-, ыйй оптический микроскоп на базе ПТУ.28, оптического микроскопа и блока перемещения подложки установки ЗОНД-1А, Анализатор 3 годности построен на базе функционального модуля С5-21. Блок 6 представления результирующей информации представпяет собой буквенно-цифровой дисплей, светодиодную матрицу, отражаю- 10 щую дефектные и недефектные площадки под модули БИС, цифропечатающее устройство и перфоратор (не показаны).

Блок 8 установки в исходное состояние (фиг. 4) выполнен в виде мультиплек-: rs сора 25, первые два входа и выхода которого подключены соответственно к седь- мому выходу и первому входу первого бло, ка 1управления, а вторыеквторому выходу и третьему вхоау блока 7 управляемого 20 ,сопоставления и командного блока 26, ) выполненного на базе функционального модуля С5-21, выход и вход которого подключен к. мультиплексору 25

Второй блок 10 управления выполнен р5 на базе микро-ЭВМ серии С5-31 (фиг.5) н содержит процессор 27, блок 28 памяти, вход и выхой которого подключены к процессору 27, йешифратор 29 имеющий четыре входе, выход которого пой» щ ключен к процессору 27, шифратор 30,: выход которого подключен к процессору

27, имеющий семь выходов, В процессе изготовления подножек на них могут возникнуть дефекты. Этн дефекты подложек при формировании на них структур вызывают производство бракованных. модулей БИС Но количество бракованных модулей БИС зависит от того, где и как расположен дефект или дефект- 40 ная область. на подножке. Например, один дефект D может вызвать изготовление одной (фиг. 601) или четырех (фиг. 66) бракованных модулей БИС (М „с). Это зависит от того, где расположен дефект от 4> носительно формируемых БИС. Дня того, :чтобы число дефектных мойулей БИС снизить (и соответственно повысить выход годных), необходимо формирование модулей осуществить так, чтобы большее 50 количество дефектов (дефектных областей) подложки приходилось на меньшее число модулей БИС. Для этого необходимо формировать структуры модулей БИС на последующих операциях (планировка которых для БИС жестко задается фотошаблонами или маскеми) с некоторьж оптимальным образом выбранным (при дан54 8 ных конкретных дефектных Областях ПОд ложки) смещением относительно трайиционного нормального, йоложения. Например, для того, чтобы дефект выводил иэ строя не четыре (фиг. 65), а один модуль БИС, (фиг. 6a), необходимо сместить, например, подложку относительно фотошаблона по сравнению с традиционным положени» ем в плоскости подложки на величину по одной оси и на величину р по другой оси, перпендикулярной первой.

Устройство работает следующим образомм.

В исходном состоянии контрсжируемые подножки установлены в блоке 2 представления первичной информации плоскостью перпендикулярно оси чувствитепьности (не показаны). Первым блоком 1 управления подается по седьмому выходу сигнале в блок 8 установки в исходное состояние, по которому производится приведение в исходное начальное (традиционное) положение информации о подложке относительно планировки структур, т. е. в такое положение, которое проектировалось на полностью безйефектную подножку в блоке 7 управляемого сопоставления дефектной обпасти подложки и планировки структур. Это осуществляется следующим обрезом.

С приходом на мультиплексор 25 блока 8 установки в исходное состояние (фиг. 4) сигнапа с первого блока 1 управления второй выход блока 7 управляемого сопоставления дефектной обнасти подложки и планировки структур через мультиплексор 25 подключается к вхо- ° ду командного блока 26, в результате информация об остаточных смешениях дефектной области подложки относительно планировки структур поступает на командный блок 26, который вырабатывает команды, передаваемые через мультттпнексор 25 на блок 7 управляемого сопоставления дефектной области подложки и планировки структур, компенсирующие соответствующие смещения.:

Как только величина смешений становится равной нулю, командный блок 26 вырабатывает сигнал, по которому в мультиплексоре 25 отключаются второй выход и третий вход блока-7 управляемого сопоставления дефектной области подложки и планировки структур от входа и выхоаа командного блоке 26 и который через мультиплексор .25 передается на первый вход первого блока 1 управления и означает, что установка в исходное со9 1027654

50

Еспи полученное число годных площа-„ док под модули БИС больше или равно заданному, то информация об атом пода- ется на второй вход бпока 6 представления результирующей информации, и выра55 батывается бпоком 5 сравнения сигнал, который через третий вход по второму, выходу мультиплексора 9,,второй вход стояние информации о дефектной области подложки и планировки структур закончена. После этого первым блоком 1 управления по третьему выходу устанавливается заданное на данной контрольной опера- 5 ции число выхода годных площадок под модули БИС в бпоке 4 уставок, по пято- му выходу производится сброс ненужной информации в блоке 6 представления результирующей информации, устанавливается по восьмому выхоцу в исходное попожение мультиплексор 9, т. е. выход анализатора 3 годности подключен через него к третьему входу блока 5 сравнения.

После этого по шестому, второму и тре- 15 тьему выходам первого блока 1 управ-. ления подаются сигналы запуска на соответствующие блоки 7, 3 и 5, с началом поступления ко горых начинается собственно контроль, 20

Информация о качестве поверхносги подпожки (т.е. дефектности и беэдефектности), поступающая с выхода блока 2 представления первичной информации, сравнйвается в блоке 7 сопоставления дефект- >5 ной области подложки и планировки структур с планировкой структур, которые предполагается сформировать на подложке.

Под планировкой структур понимаются границы структур модулей БИС. В общем ЗО виде это прямаугопьная сетка со сторонами каждой отдельной ячейки, равной размерам модуля БИС. Все, что попадает вне контура подложки (КП), представляется в блоке 7 так же, как и дефектные 35 области подножки. Если ячейка попадает в пределы дефектных областей подножки или за границы контура подложки (КП), то ячейка, а следовательно, и соответствующая площадка подложки дефектна. Ин- щ формация о годных площадках под модули

БИС поступает в анализатор 3 годности с блока 7, где производится подсчет год« ных лошадок под модули БИС. Попученное число через анализатор 3 годности, через мультиплексор 9 поступает в блок

5 сравнения на третий вход, в котором производятся сравнение полученного числа площадок под модули BHC с заданным в бпоке 4 уставок числом. и.по третьему выходу второго блока 10 управления передается на второй вход первого блока 1 управления, по которому он приводится в исходное состояние для контрапя следующей подложки. Еспи при сравнении числа годных площадок под модули

БИС в блоке 5 сравнении с заданным, числом блока 4 уставок иэ число окажется меньше, то с второго выхода блока 5 сравнения подается сигнал в мультиплексор 9, по которому в нем производится переключение выхода анализатора 3 годности от третьего входа блока 5 сравне-ния к входу блока 1 1 определения максимума, подается сигнал с мультиплексора

9 на второй вход второго блока 10 управления, где запускается программа смещений по трем координатам Х, У и угол поворота, заложенная в блоке 23 памяти (фиг. 5), Производится смещение массивов информации о дефектности подложки относительно планировки структур, после каждого смещения блок ll определения максимума определяет дальнейший режим.

Если выход годных обеспечивается, то соответствующий сигнал и информация о параметрах смешений выводится в блок

6 представления реэульгируюшей информации.

Если выход годных не обеспечивается по сравнению с заданным в блоке 4 уставок, информация о параметрах перемещений "стирается", блок 6 выводит оценку подложки, а.устройство подготавливается к контролю следующей подложки с помощью блока 1 управления.

Йалее, если максимальных значений выхода годных будет более одного, блок

13 выбирает совокупность необходимых смещений по заданному критерию и передает соответствующую информацию в йк@

6 представления результирующей информации. Сопоставление дефектной области и планировки структур происходит в бпо ке 7 управляемого сопоставления (фиг.2).

Информациях о дефектах выводится на светодиодную матрицу 17, размещенную параплельно фотоприемной матрице 1 9.

Плошадь ячеек фотоприемной матрицы

19 и их планировка допжны отражать планировку площадок под модули БИС. Светоизлучающая поверхность светодиодной матрицы 17 обращена к светочувствительной поверхности фотодиодной матрицы 19.

Светодиодная матрица 17 механически связана с электромеханическим приводом

18 изменения положения светодиодной матрицы 17. Тогда, если над какой-то число годных площадок под модули БИС.

Если число годных площадок под модули

БИС меньше заданного, то электромеханическим приводом 18 в зависимости от командных сигналов с третьего выхода второго бпока 10 управления производится смещение светодиодной матрицы 17 относительно фотоприемной матрицы 19.

11 1027654 12 иэ ячеек фотоприемной матрицы 19 горит хоть один иэ светодиодов светодиодной матрицы 17, то s фотоприемной ячейке появится ток, что сигнализирует о том, что при данной планировке íà соответствуихцей площадке под модуль БИС имеется дефект, а следовательно, площадка не годна. Выходы каждой отдельной фотоприемной ячейки опрашиваются анализатором 3 годности. 10 Таким образом, предлагаемое устрой Площадка под модуль БИС годна, ес- ство позволяет изменением планировки лн тока в соответствующей фотоприемной модулей минимизировать выбраковку подячейке нет.. Общее число фотоприемных ложек, а следовательно, повысить выход ячеек, где ток не протекает, дает нам годных.

1027654

1027654—

Фиг. 4, 1027654

Составитель В. НовожилоВ

Редактор С. Квятковская Техред М.Коштура Корректор С. Шекмар

Захаэ 4733/50 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам иэебретений и открытий

113035, Москва, Ж-35, Раушская наб„д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4