Многоканальный формирователь кодов

Многоканальный формирователь кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике , в частности к формированию цифровой информации, и может быть использовано при создании цифровых систем управления для различных отрйслей промышленности,Изобретение позволяет расширить функциональные возможности устройства за счет обеспечения непрерывного контроля. Устройство содержит задающий генератор 1 импульсов, делитель 2 частоты, формирователь 3 адреса, блок 4 памяти , дешифратор 5 адреса, формирователь 6 номера разряда кодовой комбинации , два мультиплексора 7, 9, формирователь 8 кода контрольной точки, выходной блок 11. 2 ил. § СП / tsD ND 00 to 00 оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU,»1228288

А1 цц 4 Н 03 М 7/00

OllH0AHHE ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3725034/24-24 (22) 01.03.84 (46) 30 ° 04.86. Бюл. № 16 (?1) Московский ордена Ленина и ордена Трудового Красного Знамени институт инженеров железнодорожного транспорта, (72) В.N. Лисенков, Д.В. Шалягин, П.Ф. Бестемьянов, Г.А. Казимов, А.В. Вековищев, С.П. Шурыгин, М.М. Лебедев, С.А. Кондратьев и И.А. Здоровцов (53) 681.325(088.8) (56) Казаков В. Автоматический датчик кода Морзе. — Pадио, 1978, ¹ 2, с. 46-49.

Бордюговский и др. Клавиатурный датчик кода Морзе. — Радио, 1978, ¹ 7, с. 31-34. (54) МНОГОКАНАПЬНЬЙ ФОРМИРОВАТЕЛЬ

КОДОВ (57) Изобретение относится к автоматике, в частности к формированию т ифровой информации, и может быть использовано при создании цифровых систем управления для различных отраслей промышленности. Изобретение позволяет расширить функциональные возможности устрокства за счет обеспечения непрерывного контроля. Устройство содержит задающий генератор

1 импульсов, делитель 2 частоты, формирователь 3 адреса, блок 4 памяти, дешифратор 5 адреса, формирователь 6 номера разряда кодовой ком- ф бинации, два мультиплексора 7, 9, формирователь 8 кода контрольной точки, выходной блок 11. 2 ил. С:

1228?88

Изобретение отис сится к вычислительной технике, в частности к формированию цифровой информации, и может быть использовано при создании цифровых систем управления для различных отраслей промышленности.

Цель изобретения — расширение функциональных возможностей путем обеспечения непрерывного контроля работы.

На фиг. 1 представлена структурная схема устройства; на фиг. 2— временные диаграммы, поясняющие его работу.

Устройство содержит задающий генератор 1 импульсов, подключенный через делитель 2 частоты к формирователю 3 адреса, все выходы которого подключены к адресным входам блока

4 памяти и дешифратора 5 адреса, причем стробирующий вход дешифратора 5 подключен к выходу делителя 2 часто ты, выход старшего разряда формирователя 3 адреса соединен с входом формирователя 6 номера разряда кодовой комбинации. Выходы дешифратора

5 адреса подключены к информационным входам первого мультиплексора 7, адресные входы которого соединены с выходами формирователя 8 кода контрольной точки. Выход старшего разряда формирователя 6 подключен к входу формирователя 8 кода контрольной точки, а все выходы формирователя 6 соединены с адресными входами второго мультиплексора 9, информационные входы которого подключены к выходам блока 4 памяти. Выход первого мультиплексора 7 является первым контрольным выходом 10. Кроме того, выходы дешифратора 5 адреса подключены к управляющим входам выходного блока 11 содержащего по числу каналов коммутаторы 12,1,....12.г, выходы которых подключены к тактовым входам соответствующих ) -триггеров 13.1...,13.г, информационные входы которых соединены между собой и подключены к выходу второго мультиплексора 9 и к второму контрольному выходу 14.

Устройство работает следующим образом.

На вход формирователя 3 адреса, представляющего собой двоичный счетчик, от задающего генератора 1 импульсов с помощью делителя 2 частоты поступают импульсы с частотой

2 F где г — тактовая частота форми40

С помощью дешифратора 5 адреса двоичные значения адреса преобразуются в унитарный код, причем на выходах дешифратора 5 нормально присутствует сигнал логической единицы, а в момент совпадения значения адреса и стробирующего импульса на соответствующем входе появляется сигнал логического нуля (фиг.2, диаграммы

0-15), Эти сигналы поступают в коммутаторы 12 выходного блока 11, состояние которых т.е. цепь соединения одного из входов с выходом, соответствует кодовой комбинации, которую необходимо сформировать. При этом на выходе коммутатора 12 появляется <игнал логического нуля -только в тот момент, когда этот сигнал имеется на соответствующем выходе руемого устройства кодового сигнала, г1 — разрядность формирователя 3. На выходах формирователя 3 адреса последовательно во времени образуются двоичные комбинации, поступающие на адресные входы блока 4 памяти, в котором записаны все формируемые кодовые комбинации. В результате этого на выходах блока 4 памяти последовательно

10 во времени в виде параллельного кода выставляются все комбинации формируемого кода. Одновременно формирователь 6 номера разряда кодовой комбинации,представляющий собой двоичный счет1 чик, вырабатывает последовательно во времени двоичные номера разрядов формируемой кодовой комбинации, причем формирователи 3 и 6 включены таким образом, чтобы за время формирования . двоичного номера одного разряда комбинации формирователем 6 на выходах формирователя 3 выставлялись двоичные адреса всех кодовых комбинаций (фиг.2, диаграммы а, б, в, r, д, е, ж, з, для ггг.=3) .При этом на выходах блока 4 памяти за время выдачи формирователем 6 одного двоичного номера разряда последовательно во времени появляются все кодовые комбинации

30 (Р-. — „), а на выходах второго мультиплексора 9 за это же время выдаются только значения разрядов, соответствующих состоянию формирователя 6, всех кодовых комбинаций (см.фиг.2и). За первый период выдаются только первые разряды всех кодовых комбинаций, за второй период— только вторые разряды, за третий период — только третьи и т.д.

Контроль правильной работы устройства осуществляется сравнением сигналов на выходах 10 и 14 с эталонным, например с выходными сигналами в этих точках второго такого же устройства. При этом по сигналам с выхода 14 контролируется правильное функционирование генератора 1, делителя 2 частоты, формирователя 3 адреса, блока 4, формирователя 6 и мультиплексора 9, а с выхода 10дешифратора 5, определяющего выбор кодовой комбинации. Для контРоля всех выходов дешифратора 5 используется первый мультиплексор 7, управляемый формирователем 8 кода номера контрольной точки. Контроль правильного функционирования коммутаторов 12 и D -триггеров 13 может производиться по выходным сигналам триггеров. 13.

Объем памяти блока 4 памяти опре деляется количеством формируемых кодовых комбинаций и их разрядностью.

Разрядность формирователей 3 и 8 должна соответствовать двоичному числу кодовых комбинаций, а разрядность формирователя 6 — разрядности кодовых. комбинаций. дешифратора 5, а следовательноу когда на выходах блока 4 памяти выставлена необходимая кодовая комбинация.

Выходной сигнал логического нуля с выхода коммутатора 12 поступает на тактовый вход соответствующего D —триггера 13 (см.фиг.2 диаграмму t ), при этом на его информационный вход подается от второго мультиплексора

9 значение соответствующего разряда выбранной кодовой комбинации.

Таким образом, на выходе D -- pzrrepa 13 последовательно формируются значения соответствующего разряда выбранной кодовой комбинации, 1228288 4

Формула изобретения

Многоканальный формирователь кодов, содержащий генератор импульсов, соединенный с делителем частоты,формирователь адреса, выходы которого подключены к входам блока памяти, и выходной блок, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей путем

10 обеспечения непрерывного контроля работы, в него введены формирователь номера разряда кодовой комбинации, формирователь кода контрольной точки, дешифратор адреса, первый и второй мультиплексоры,.а выходной блок состоит из коммутаторов и D триггеров, выход делителя частоты соединен с входом формирователя адреса и стробирующим входом дешифратора адреса, информационные входы которого объединены с соответствующими входами блока памяти, а выходы подключены к информационным входам первого мультиплексора и входам ком25 мутаторов выходного блока, выходы которых подключены к тактовым входам соответствующих З -триггеров выходного блока, выходы которых являются выходами устройства, а информационные входы Э -триггеров подключены к выходу второго мультиплексора, информационные входы которого соединены с выходами блока памяти, а адресные входы подключены к выхо35 дам формирователя номера разряда кодовой комбинации, вход которого соединен с выходом старшего разряда формирователя адреса, а выход старшего разряда формирователя номера разряда кодовойкомбинации подключен

40 к входу формирователя кода контроль- . ной точки, выходы которого соединены с адресными входами первого муль" типлексора, выход которого является

45 первым контрольным выходом устройства,,а выход второго мультиплексоравторымконтрольным входомустройства.

1228288 ю ЛЛ:Зв Гп

Составитель С. Кривуценко

Те хр ед Н . Б он к ало Корректор А. Обручар

Редактор Н. Киштулинец

Заказ 2298/59 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4