Устройство мажоритарного контроля резервируемых логических блоков

Устройство мажоритарного контроля резервируемых логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике, в частности к логическим устройствам повьшения надежности , и может быть использовано в системах автоматики и телемеханики. Цель изобретения - повышение досто верности контроля работы устройства достигается благодаря тому, что в устройство, содержащее в каждом . КЗ трех каналов резервируемый блок 1, злемент 2 сравнения и элемент 3 памяти, а также общие для всех каналов элемент 4 задержки, элемен ты ИЛИ 5-7, элементы И 8-10, введены элементы 15 и 16 памяти, элемент ИЛИ 11, ждущий мультивибратор 12, блок 13 фиксации сбоя и генератор 14 одиночного импульса с образованием новых функциональных связей между элементами устройства. 2 ил. § (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) SU(1I) (я) 4 Н 03 К 19/23

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, l3

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ. (21) 3727866/24-21 (22) 16.04.84 (46) 07.09.86. Бюл, У 33 (71) Московский ордена Ленина и ордена Трудового Красного Знамени институт инженеров железнодорожного транспорта (72) В.М.Лисенков, П.Ф.Бестемьянов, . Д.В.Шалягин, И.И.Разинова, Г.А.Казимов и A.Â.Âåêîâèùåâ (53) 621.374 ° 3(088.8) (56) Авторское свидетельство СССР

У 1019636, кл. Н 03 К 13/24, 1981.

Авторское свидетельство СССР

N9 364936, кл. Н 05 К 10/00, 1977.

Авторское свидетельство СССР

У 314206, кл. G 06 F 11/08, 1977. (54) УСТРОЙСТВО МАЖОРИТАРНОГО КОНТРОЛЯ РЕЗЕРВИРУЕМЫХ ЛОГИЧЕСКИХ БЛО-.

КОВ (57) Изобретение относится к импульсной технике, в частности к логическим устройствам повьппения надежности, и может быть использовано в системах автоматики и телемеханики.

Цель изобретения - новьппение достоверности контроля работы устройства достигается благодаря тому, что в устройство, содержащее в каждом из трех каналов резервируемый блок

1, элемент 2 сравнения.и элемент

3 памяти, а также общие для всех каналов элемент 4 задержки, элементы ИЛИ 5-7, элементы И 8-10, введены элементы 15 и 16 памяти, элемент

ИЛИ 11, ждущий мультивибратор 12, блок 13 фиксации сбоя и генератор

14 одиночного импульса с образованием новых функциональных связей между элементами устройства. 2 ил.

1256193

Изобретение относится к импульсной технике, в частности к логическим устройствам повьппения надежности за счет резервирования аппаратуры с логическими элементами, и мо- 5 жет использоваться в системах автоматики и телемеханики.

Цель изобретения — повьппение достоверности контроля работы устройства, 10

На фиг. 1 представлена функциональная схема устройства мажоритарного контроля резервируемых логических блоков; на фиг. 2 — схема блока фиксации сбоя. l5

Устройство (фиг. 1) содержит в каждом из трех каналов резервируемый блок 1, элемент 2 .сравнения и элемент 3 памяти, а также общие для

20 всех каналов элемент 4 задержки, первый 5, второй 6 и третий 7 элементы ИЛИ, первый 8, второй 9 и третий 10 элементы И, к первым входам первого И второго из которых подключены выходы соответственно пер- вого и третьего резервируемых блоков.

Устройство также содержит выходной элемент ИЛИ 11, ждущий мультивибратор 12, блок 13 фиксации сбоя, генератор 14 одиночного импульса, первый

15 и второй 16 дополнительные элементы памяти . Выход генератора одиночного импульса подключен к первому входу третьего элемента ИЛИ 7 и входу обнуления блока 13 фиксации сбоя. Выходы первого 15 и второго 16 дополнительных элементов памяти .соединены с вторыми входами соответственно первого 8 и второго 9 элементов И, выходы которых соединены с 40 соответствующими входами выходного элемента ИЛИ 11, информационные входы первого и второго дополнительных элементов памяти подключены соответственно к выходам первого 5 и 45 второго 6 элементов ИЛИ, а входы запуска через элемент 4 задержки— к входам обнуления резервируемых блоков, входам запуска элементов 3 памяти .и к выходу третьего элемента 50

ИЛИ 7, второй вход которого соединен с BbIxopoM ждущего мультивибратора 12, первый и второй входы которого подключены соответственно к выходу блока 13 фиксации сбоя и выходу третье- 55 го элемента И, первый, второй и третий входы которого соединены с соответствующими входами блока 13 фиксации сгноя и подключены к выходам соответствующих, элементов 3 памяти.

Выходы элементов 3 памяти первого и второго каналов соединены с первыми входами соответственно первого

Б и второго 6 элементов ИЛИ, вторые входы которых подключены к выходу элемента 3 памяти третьего канала.

Информационнные входы элементов 3 памяти соединены с выходами элементов 2 сравнения тех же каналов. Вторые входы элементов сравнения первого и второго каналов соединены с первыми входами элементов сравнения соответственно второго и третьего каналов. Второй вход элемента сравнения третьего канала соединен с первым входом элемента сравнения первого канала. Выход устройства подключен к выходу выходного элемента ИЛИ.

Блок фиксации сбоя (фиг. 2) содержит элемент 17 определения нали- чия сбоя, элемент И 18, двухразрядный счетчик 19 и элемент 20 задержки.

Входы элемента 17 определения нали" чия сбоя соединены с входами блока фиксации сбоя, а его выход подключен к первому входу элемента И 18, выход которого соединен с тактовым входом счетчика. 19, инверсный выход второго разряда которого соединен с вторым входом элемента И 18. Первый вход обнуления счетчика 19 через элемент 20 задержки подключен к выходу элемента И 18, второй вход обнуления счетчика соединен с входом с обнуления блока фиксации сбоя.

Устройство мажоритарного контроля резервируемых логических блоков работает следующим образом.

При включении питания генератор

14 одиночного импульса обнуляет ре4 зервируемые .блоки 1 и одновременно переключает в единичное состояние элементы 3 памяти. В случае синхронной и синфазной работы блоков 1 на выходах элементов 2 сравнения появляются сигналы логической единицы и элементы 3 памяти самоблокируются.

При этом через первый 5 и второй 6 элементы ИЛИ подготавливаются к переключению дополнительные элементы 15 и 16 памяти. Через время 8 задержки элемента 3, выбираемого из условия равенства его времени полного контроля резервируемых блоков 1, дополнительные элементы 15 и 16 памяти также переключаются в единичное состояз 1256 ние и самоблокируются. Сигнал с их выходов разрешает прохождение выходных сигналов Резервируемых блоков 1 через первый 8 и второй 9 элементы

И и выходной элемент ИЛИ 11 в управ- 5 ляющие цепи.

При появлении кратковременного сбоя или отказа одного из блоков (например, первого при счете сверху вниз) на выходах первого и третьего элементов 2 сравнения и соответственно на выходах первого и третьего элементов 3 памяти появляются сигналы логического нуля, которые через первый элемент ИЛИ 5 переключают в <5 состояние логического нуля дополни- тельный элемент 15 памяти. В результате этого закрывается первый элемент И 8 и неисправный блок 1 отключается от выхода устройства, 20

Одновременно сигналом с выхода третьего элемента И 10 (при выключенных.первом и третьем элементах 3 памяти) разрешается формирование импульса перезапуска ждущим мультивибратором 12. Этот импульс устанавливает резервируемые блоки 1 и элементы 3 памяти в исходное состояние, и (в случае, если был сбой) работа схемы восстанавливается. 30

Различение отказов и сбоев в работе устройства осуществляется блоком 13 фиксации сбоя, работающим по следующему алгоритму: по сигналv логического нуля на одном из входов . 35 блок 13 фиксации сбоя разрешает. од-, нократный запуск ждущего мультивибратора 12. Если в течение заданного времени Г, большего времени действия импульсной помехи и подбираемого

40 экспериментально, работа устройства восстанавливается блок 13 фиксации сбоя сохраняет на выходе сигнал разрешения на запуск ждущего мультивибратора 12. Если в течение указанного времени происходит два и более сбоев. или если работа устройства не восста,Навливается, то сигнал разрешения срабатывания мультивибратора 12 с выхода блока 13 снимается и фиксируется отказ.

Формула изобретения

Устройство мажоритарного контро- ля резервируемых логических блоков, содержащее в каждом из трех каналов резервируемый блок, элемент сравне-. ния и элемент памяти, а также общие для всех каналов элемент задержки, 193 первый, второй и третий элементы ИЛИ и первый, второй и третий элементы

И, к первым входам первого и второго из которых подключены соответственно выходы первого и третьего резервируемых блоков, о т л и ч а ю щ е е— с я тем, что, с целью повышения до" стоверности контроля, в него введены выходной элемент ИЛИ, ждущий мультивибратор, блок фиксации. сбоя, генератор одиночного импульса, выход кото-. рого подключен к первому входу третьего элемент ИЛИ и к входу обнуления блока фиксации сбоя, первый и второй дополнительные элементы памяти, выходы которых соединены с вторйми входами соответственно первого и второго элементов И, выходы которых соединены с соответствующими входами выходного элемента ИЛИ, информационные входы первого и второго дополнительных элементов памяти подключены соответственно к выходам первого и второго элементов ИЛИ, а входы запуска через элемент задержки подключены к входам обнуления резервируемых блоков, входам запуска элементов памяти и к выходу третьего элемента ИЛИ, второй вход которого соединен с выходом ждущего мультивибратора, первый и второй входы которого подключены соответственно к выходу блока фиксации сбоя и выходу третьего элемента И, первый, второй и третий входы которого соединены с соответствующими входами блока фиксации сбоя и подключены к выходам соответствующих элементов памяти, выходы элементов памяти первого и второго каналов соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входы которых подключены к выходу элемента памяти третьего канала, и информационные входы элементов памяти со единены с выходами элементов сравнения тех же каналов, первые входы которых подключены к выходам резервируемых блоков тех же каналов, причем вторые входы элементов сравне ния первого и второго каналов соединены с первыми входами элементов сравнения соответственно второго и третьего каналов, второй вход элемента сравнения третьего канала соединен с первым входом элемента сравнения первого канала, а выход устройства подключен K выходу выходного элемента ИЛИ.

1256193

Составитель Симонова

Техред A.Êðàâ÷óê Корректор M.Äåì÷èê

Редактор И.Шулла

Заказ 4836/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфичсекое предприятие, г.ужгород, ул.Проектная, 4