Устройство для мажоритарного включения резервируемых логических блоков

Устройство для мажоритарного включения резервируемых логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в системах автоматики повышенной надежности. Цель изобретения - расширение функциональных возможностей устройства. Устройство содержит резервируемые логические блоки 1, п каналов 2 формирования, блок 3 синхронизации и запуска и элемент ИЛИ 4. Введение мажоритарных элементов 6 и 7, п элементов НЕ 8, п формирователей 9 контрольного сигнала, формирователя 10 эталонного сигнала и генератора 11 тактовых импульсов обеспечивает возможность контроля высокочастотньк сигналов низкочастотной аппатурой. В описании представлены примеры выполнения канала 2 формирования и формирователя 10 эталонного сигнала. 2 з.п. ф-лы, 1 ил. сл Ош: ND СП ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111

А1 (AD(1 4 Н 03 К 19/23

ОПИСАНИЕ ИЗОБРЕТЕНИЯМИ, М А BT0PCHOMV СВИДЕТЕЛЬСТВУ

°

° °

° °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3928827/24-21 (22) 15,07.85 (46) 23.07.87. Бюл. Ф 27 (71) Московский институт инженеров железнодорожного транспорта (72) В.M. Лисенков, Д.В. Шалягин, Г.А. Каэимов, И.И. Разинова, П.Ф. Бестемьянов и А.В. Вековищев (53) 62 1.374(088.8) (56) Авторское свидетельство СССР

Ф 1213538, кл. Н 03 К 19/23, 1984. (54) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО

ВКЛЮЧЕНИЯ РЕЗЕРВИРУЕМЫХ ЛОГИЧЕСКИХ

БЛОКОВ (57) Изобретение может быть использовано в системах автоматики повыщенной надежности, Цель иэобретения— расширение функциональных возможностей устройства. Устройство содержит резервируемые логические блоки 1, и каналов 2 формирования, блок 3 синхронизации и запуска и элемент ИЛИ 4.

Введение мажоритарных элементов 6 и 7, п элементов НЕ 8, и формирователей 9 контрольного сигнала, формирователя 10 эталонного сигнала и генератора 11 тактовых импульсов обеспечивает возможность контроля высокочастотных сигналов низкочастотной аппатурой. В описании представлены примеры выполнения канала 2 формирования и формирователя 10 эталонного сигнала. 2 з.п. ф-лы, 1 ил.

1325727

Изобретение относится к импульсной технике и может быть использовано в системах автоматики повышенной надежности, 5

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности контроля высокочастотных сигналов низкочастотной аппаратурой. с

На чертеже представлена функциональная схема устройства, Устройство для мажоритарного включения резервируемых логических блоков содержит резервируемые логические блоки 1, выход каждого из которых подключен к первому входу соответствующего и канала 2 формирования, вторые входы и каналов. 2 формирования объединены между собой и подключены к 2Р .входам резервируемых логических блоков 1 и к выходу блока 3 синхронизации и запуска, выходы п каналов 2 формирования подключены через элемент

ИЛИ 4 к выходной шине 5 устройства, первый и второй мажоритарные элементы 6 и 7, и НЕ и форми рователей 9 контрольного сигнала, формирователь 10 эталонного сигнала и генератор 11 тактовых импульсов, Зр выход которого подключен к первым входам формирователя 10 эталонного сигнала и и формирователей 9 контрольного сигнала, выход каждого из которых подключен к третьему входу соответствующего из и каналов 2 формиро,вания, четвертые входы и каналов 2 формирования объединены между собой и подключены к выходу формирователя

10 эталонного сигнала, вторые входы 4р формирователя 10 эталонного сигнала и и формирователей 9 контрольного сигнала подключены к выходу блока 3 синхронизации и запуска, третий вход каждого из и формирователей 9 кон- 45 трольного сигнала подключен к входам первого мажоритарного элемента 6, к выходу соответствующего резервированного логического блока 1 и через соответствующий элемент НЕ 8 к входам 5р второго мажоритарного элемента 7, выходы первого 6 и второго 7 мажоритарных элементов подключены к третьему и четвертому входам формирователя 10

:эталонного сигнала, причем выход пер- 68 вого элемента HF 8 подключен к четвертому входу п-ro формирователя 9 контрольного сигнала, выход каждого .последующего элемента HE 8 подключен к четвертому входу прелыцущего формирователя 9 контрольного сигнала.

Каждый из и каналов 2 формирования содержит последовательно включенные мажоритарный элемент 12, элемент ИЛИ 13 с задержкой, согласующий элемент 14 и элемент 15 индикации, а также коммутирующий элемент

16 первый вход которого подключен к входу согласующего элемента 14 и к первому входу мажоритарного элемента

12, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента

16 является первым входом канала формирования, третий и четвертый входы мажоритарного элемента 12 являются третьим и четвертым входами канала формирования, выход коммутирующего элемента 16 является выходом канала формирования.

Формирователь 10. эталонного сигнала и каждый из и формирователей 9 контрольного сигнала содержит последовательно соединенные мультиплексор 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18, интегратор 19, элемент ИЛИ-НЕ 20, двоичный счетчик 21 и триггер 22, выход которого подключен к первым адресному и информационному входам мультиплексора 17, управляющий вход которого соединен с выходом переноса двоичного счетчика 21 и счетным входом триггера 22, вход сброса которого подключен к второму входу элемента ИЛИ-HE 20, который является вторым входом формирователя, выход последнего разряда двоичного счетчика 21 является выходом формирователя, счетный вход двоичного счетчика 21 является первым входом формирователя, а вторые адресные и информационные входы мультиплексора 17 являются третьим и четвертым входами формирователя.

Мажоритарный элемент 12 состоит из элемента ИЛИ, выход которого подключен к входам элементов И. Элемент

ИЛИ 13 с задержкой состоит из первого элемента ИЛИ, выход которого подключен непосредственно и через элемент задержки к входам второго элемента ИЛИ.

Устройство работает следующим образом.

При одинаковых сигналах на выходах логических блоков 1 (все блоки исправны) и кратковременной подаче

13257

27 4 носа р. Сигнал логической единицы на выходе переноса р появляется в .том случае, если на выходах всех разрядов счетчика 21 имеют место уровни логической единицы, при этом по переднему фронту импульса на выходе переноса р сработает счетный триггер

22. Мажоритарный элемент 13 сравнивает сигналы с выходов формирователей

9 с сигналом формирователя 10, и если все сигналы совпадают, то к шине 5 устройства подключены сигналы с выходов блоков 1. Количество разрядов счетчика 21 и частоту следования импульсов от генератора 11 выбирают из условия обеспечения работы низкочастотных логических элементов И мажоритарного элемента 12.

При возникновении отказа в одном из логических блоков 1, допустим во втором блоке 1, произойдет перехож- дение одного из разрядов последовательности на его выходе из логической единицы в логический ноль (или наоборот ). Тогда на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18 первого .и второго формирователей появляются сигналы логического нуля, которые элементом ИЛИ-НЕ 20 преобразуются в сигнал логической единицы (так как на выходе блока 3 присутствует сигнал логического нуля) и счетчик 21 устанавливается в начальное состояние (на выходах всех разрядов сигналы логического нуля). В результате этого сигналы на выходах первого и второго формирователей 9 отключаются от сигнала на выходе формирователя 10 эталонного сигнала, поэтому на выходах элементов ИЛИ 13 с задержкой появляются уровни логического нуля и запираются коммутирующие элементы

16 в первом и втором канале 2 формирования, а также мажоритарные элементы 12, а на шину 5 устройства проходит сигнал от исправного третьего логического блока 1. Сигнал на выходе формирователя 10 эталонного сигнала не искажается в результате отказа, так как включенные на его входах мажоритарные элементы 6 и 7 маскируют этот отказ. При возникновении еще одного отказа, например первого или третьего блока 1, сигнал на выходе третьего формирователя 9 будет отличаться от сигнала на выходе формирователя 10 и сигнал с выхода тре-. тьего логического блока 1 будет отключен с помощью коммутирующего элемензапускающего импульса от блока 3 на выходах элементов ИЛИ 13 с задержкой канала 2 формирования появляется сигнал логической единицы, сохраняющийI ся в течение всего времени правильной работы блоков 1 за счет обратной связи с выходов элементов ИЛИ 13 через мажоритарный элемент 12. Мажоритарный элемент 12 сравнивает сигналы соответственно логической единицы 10 и логического нуля, поступакяцие с выходов формирователей 9 контрольного сигнала и формирователя 10 эталонного сигнала соответственно. При наличии сигнала логической единицы на выхо- 15 дах элементов ИЛИ 13 включаются коммутирующие элементы 16 и сигналы с выходов логических блоков 1 поступают на входы элемента ИЛИ 4 и далее на выходную шину 5 устройства. При 20 этом элементы 15 индикации включены, индицируя исправное состояние всех резервируемых блоков

Блоки формирования контрольного сигнала 9 и эталонного сигнала 10 предназначены для преобразования высокочастотного сигнала с выходов логических блоков 1 в низкочастотные сигналы, поступающие на низкочастотные мажоритарные элементы 12. Выходные 30 сигналы на выходах логических блоков

1 представляют собой последовательность нулей и единиц, которая через определенный интервал времени повторяется. Тогда на первых входах А.D мультиплексора 17 будут присутствовать взаимно инверсные последовательности. На выходах мультиплексора 17 сигналы будут взаимно инверсны пока иа входе управления V присутствует 4р сигнал логического нуля, а когда на входе управления устанавливается сигнал логической единицы, на выходах

А и D сигналы будут совпадать, либо оба — логический нуль, либо оба ло- 45 гическая единица, что определяется выходным состоянием триггера 22.

В случае, если сигналы на выходах

А и Э взаимно инверсны, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 будет 50 сигнал логической единицы, который через интегратор 19 и с помощью элемента ИЛИ-НЕ 20 преобразуется в сигнал логического нуля и поступает на вход установки в начальное состбяние 55

R счетчика 21, разрешая при этом подсчет импульсов от генератора 11.Счетчик 21 имеет п разрядов, выход старшего разряда обозначен N,âûõîä пере1325727 та 16 от выходной шины 5 устройства в третьем канале 2.

Формирователи 9 и 10 обладают свойством самоконтроля за счет обратной связи с выхода переноса р 5 счетчика 21 на вход управления Умультиплексора 17, на входы А, и О, которого подается сигнал с выхода триггера 22, и счетный вхоц триггера 2? подключен к выходу переноса р счетчи- 10 ка 21. Таким образом, на входы элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 18 подается полный проверяющий тест вида (00,01, 10, 11) .

Интегратор 19 необходим для исключения логических состояний сигналов, которые могут возникнуть из-за разного времени прохождения сигналов в мультиплексоре 17 и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 18. 20 .Формула изобретения

Устройство для мажоритарного включения резервируемых логических блоков, содержащее резервируемые логические блоки, выход каждого из которых подключен к первому входу соответствующего из и каналов формирования, вторые входы и каналов формирования объединены между собой и подключены к входам резервируемых логических блоков и к выходу блока синхронизации и запуска, выходы п каналов формирования подключены через 35 элемент ИЛИ к выходной шине устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ-, ных возможностей, в него введены первый и второй мажоритарные элементы, 40 и элементов НЕ, п формирователей контрольного сигнала, формирователь эталонного сигнала и генератор тактовых импульсов, выход которого подключен к первым входам формирователя эталон- 45 ного сигнала, и и формирователей контрольного сигнала, выход каждого из которых подключен к третьему входу соответствующего из и каналов формиро вания, четвертые входы п каналов фор- 50 мирования объединены между собой и подключены к выходу формирователя .эталонного сигнала, вторые входы формирователя эталонного сигнала и и формирователей контрольного сигнала под- 55 ключены к выходу блока синхронизации и запуска, третий вход каждого из и формирователей контрольного сигнала подключен к входам первого мажоритарного элемента, к выходу соответствующего резервируемого логического блока и через соответствующий элемент

НŠ— к входам второго мажоритарного элемента, выходы первого и второго мажоритарного элементов подключены к третьему и четвертому входам формирователя эталонного сигнала, причем выход первого элемента НЕ подключен к четвертому входу n-ro формирователя контрольного сигнала, выход каждого последующего элемента HF. подключен к четвертому входу предыдущего формирователя контрольного сигнала.

2. Устройство по и. l, о т л ич а ю щ е е с я тем, что каждый канал формирования содержит последовательно включенный мажоритарный элемент, элемент ИЛИ с задержкой, согласующий элемент и элемент индикации, а также коммутирующий элемент, первый вход которого подключен к входу -согласующего элемента и к первому входу мажоритарного элемента, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента является первым входом канала формирования, третий и четвертый входы мажоритарного элемента являются третьим и четвертым входами канала формирования, выход коммутирующего элемента является выходом канала формирования.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь эталонного сигнала и каждый из и формирователей контрольного сигна-ла содержит последовательно соединенные мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор, элемент

ИЛИ-НЕ, двоичный счетчик и триггер, выход которого подключен к первым адресному и информационному входам мультиплексора, управляющий вход которого соединен с выходом переноса двоичного счетчика и счетным входом триггера, вход сброса которого подключен к второму входу элемента HJIHHE, который является вторым входом формирователя, выход последнего разряда двоичного счетчика является выходом формирователя, счетный вход двоичного счетчика является первым входом формирователя, а вторые адресные и информационные входы мультиплексора являются третьим и четвертым входами формирователя,