Способ изготовления интегральных схем

Способ изготовления интегральных схем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к микроэлектронике, а более конкретно к технологии изготовления цифровых интегральных схем. Цель изобретения - повышение воспроизводимости параметров при увеличении быстродействия интегральных схем. В кремниевой плааине формируют известными техологическими приемами активные и пассивные элементы интефалькых схем Соед1« яют элементы токоведущими дфожками. Для достижения цели фотолитофафией вскрывают в фоторезисте окна под областями выходных транзисторов схем, облучают базовые и коллекторные области выходных транзиаоров с флюэнсом Ф, Ф(1-5)1oVт частиц на 1 см. где т фемя расплывания избыточного разряда в тран сторах из- uepeiwoe в секундах Удаляют слой фоторезиаа и в заключении от ю1гаЮт фемниевые пластины при 320 - 8 течение 10 - 60 мин 1 злф-лы: 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

44

4йь

СР

{21) 4047011/25

{22) 3103.86

{48) 30.1193 Бюл. Иа 43-44

{72) Голубев НФ„ Латышев AB.; Ломако В.М„Прохоцкий Ю.М„Савенок ЕД; Тарасова О.В. (54) СПОСОЬ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ

{57) Изобретение относится к микроэлектронике, а более конкретно к технологии изготовления цифровых интегральных схем Цель изобретения — повышение воспроизводимости параметров при увеличении быстродействия интегральных схем. В кремниевой пластине формируют известными техоои Я (u) 1340477 Al (51) 5 H Ol L 21 26 логическими приемами активные и пассивные элементы интегральных схем Соединяют элементы токоведущими дорожками. Для достижения цели фотолитографией вскрывают в фоторезисте окна под областями выходных транзисторов схем, облучают базовые и колпекторные области выходных транзисторов с флюэнсом Ф, равным

Ф(1-5)10 /т частиц на 1 см, где т время рас4 2

Е плывания избыточного разряда в тра4исторак измеренное в секундах Удаляют слой фоторезиста, и в заключении отжигали кремниевые пластины при

320 — 400 в течение 10 — 60 мин 1 уф-пы, 1 ил.

1340477

10

Изобретение относится к микроэлектронике и может быть использовано при изготовлении цифровых интегральных схем (ИС) с высоким быстродействием.

Цель изобретения — повышение воспроизводимости параметров при увеличении быстродействия интегральной схемы, На чертеже приведена экспериментальная зависимость времени рассасывания избыточного заряда выходного транзистора интегральной схемы zg от флюэнса а-частиц после отжига кремниевых пластин при 320, 350 и 400 С вЂ” кривые 1,2 и 3 соответственно.

Пример реализации способа, В качестве исходных пластин используют пластины кремния с диэлектрической изоляцией

12 КЭФ 0,35 марки КСДИ 60. 380 Sl Sio j 8 МОНОкристаллические карманы из кремния Si и-типа ориентации <100>. с удельным сопротивлением p=0,35 Ом см имеют сильналегированные скрытые слои.

На первой операции Sl пластины окисляют в печи СДΠ— 125/3 — 15 при 1150 С по режиму сухой-влажный-сухой кислород до получения на поверхности кремния слоя окисла 8>02 толщиной 0,7 мкм.

Стандартнь>ми операциями фотолитографии и травления вскрывают окна в слое

SlOz, в которые последовательно проводят диффузию примеси бора и фосфора, формирующие резисторы, базовую, коллекторну>о и сильнолегированную контактную область к коллектору вертикального и-р-и-транзистора. Глубина залегания эмиттернаго и-рФормула изобретения

1. СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ, включающий операции формирования в кремниевых пластинах активных и пассивных элементов (транзисторов, диодов, резисторов), соединение элементов проводящими дорожками в необходимой последовательности, технологическую доводку быстродействия активных элементов путем облучения а -частицами с энергиями, обеспечивающими введение в области базы и коллектора транзисторов радиационных дефектов, концентрацией которых управля;от выбором флюэнса облучения, отличающийся тем, чта, с целью повышения воспроизводимости параметров при увеличении быстродействия, после операции соединения элементов проводящими доро>кками па всей поверхности схем»> нанОсят защити-перехода составляет 1,8>-0,2 мкм, толщина активной базы — "О,9-1 мкм, С помощью фотолитографии вскрь>вают контактные окна над коллектарнай, базовой и эмиттерной областями транзисторов и контактными площадками резисторов, напыляют металлизаци>а, по которой создают электропроводящие дорожки, обеспечива>ащие в нужной последовательности соединения между элементами интегральной схемы ИС. Далее наносят по асей поверхности схемы слой из фотарезиста толщиной

-10 мкм, и методом фотолитографии вскрывают в нем окна над областями, в которых

15 сформированы выходные транзисторы схемы, Затем пластины помещают в облучательную установку (типа ЛОИ) с . источниками а-частиц на основе изотака

239 Р». При этом, регулируя расстояние между планарной поверхностью Sl пластины и источником, устанавливают длину пробега а-частиц в кремнии больше суммарной толщины слоя окисла на поверхности, эмиттерной и базовой областей (т,e, — 5 — 6 мкм), Облучение проводят фл>аэнсом — 1 10" йчастиц на 1 см .

После удаления фаторезиста пластины помещают в диффузионную печь и проводят отжиг в инертной атмосфере (Ar) или в ваку30 уме прл 360 С в течение 60 млн, (56) Патент США М 3933527, кл. Н 01 1

21/265, 1976.

Патент США > 71 4056408, кл, Н 01 1

21/25, 1977. ный слой, методом фотолитографии вскрывают окна в защитном слое над областями,, в которых сформированы выходные трамзисторы схемы, при технологической доводке быстродействия транзисторов путем облучения флюзнс облучения устанавливают (1 — > 1>0 . г

e — (частиц,/см2, 7g где rg — время рассасывания избыточного

50 заряда в транзисторах, с, а после удаления защитного слоя Отжига ют кремниевые пластины при 320- 400 С в течение 10- 60 мин.

2, Способ 10 п,1. Отличающийся тем, что максимальный флюэнс облучения выбирают из условия непревышения концентрацией радиационных дефектов в области коллектора транзистора 20 ) . от концентрации легиру>ощей примеси коллектора.

1340477,ес

61 ZS S Ф

4р М ЧаСт ted

Заказ 3333

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Составитель В.Устинов

Редактор Н.Тимонина Техред M.Ìoðråíòàë Корректор Л.Пилипенко