Устройство для контроля местонахождения маневрового локомотива

Реферат

 

Использование: для железнодорожной автоматики. Сущность изобретения: устройство содержит: генератор импульсов, три счетчика импульсов, пять триггеров, два коммутатора тока, пять элементов памяти, четыре логических элементов И, два логичских элемента ИЛИ - НЕ, логический элемент ИЛИ, два логических элемента И - НЕ и один формирователь. За время большого цикла проверяется возможность перехода локомотива с любой рельсовой линии на смежную с любым количеством условий такого перехода. Большой цикл состоит из 128 циклов. Первый цикл используется для записи информации с контактов реле в элементы памяти, последний для перезаписи информации из первого и третьего элементов памяти во второй и четвертый. Остальные циклы отслеживают возможность перехода с секции на соседние секции. Каждый цикл состоит из трех тактов. На первом такте осуществляется установка адреса элемента памяти, на втором выбор микросхемы памяти, на третьем сброс триггера защиты от дребезга контактов реле электрической сигнализации. 3 ил.

Изобретение относится к области железнодорожной автоматики и телемеханики и может быть использовано в устройствах исключения проезда запрещающего маневрового сигнала, а также в системе автоматического управления локомотивом.

Известно устройство для контроля проследования путевого участка, содержащее рельсовую цепь. Недостатком известного устройства является то, что оно не может отличить локомотив от вагона.

Наиболее близким по технической сущности к заявляемому устройству является выбранное в качестве прототипа устройство контроля проследования по маршруту подвижного состава, содержащее путевые сигнальные и стрелочно-путевые реле.

Недостатком известного устройства является то, что оно также не может отличить проходящий локомотив от вагона.

Цель изобретения - повышение достоверности контроля местонахождения локомотива.

Указанная цель достигается тем, что устройство для контроля места нахождения локомотива (устройство контроля проследования состава), содержащее путевые, стрелочно-путевые и сигнальные реле, счетчики импульсов, логические элементы И, ИЛИ, И-НЕ, триггеры, мультиплексор, элементы памяти и генератор импульсов, к выходу которого подсоединен первый счетчик импульсов, выходы которого соединены с входами второго счетчика импульсов, первого логического элемента ИЛИ, и первого триггера, к второму входу которого подключен выход мультиплексора, вход которого соединен с контактами путевых, стрелочно-путевых и сигнальных реле, а выход первого триггера с входом данных первого элемента памяти. Выход переполнения второго источника импульсов соединен с тактовым входом третьего счетчика импульсов и входами сброса четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого триггеров и через формирователь - с входом второго элемента памяти. Выход первого элемента памяти соединен с входами первого, второго логических элементов И, второго триггера четвертого, пятого и шестого логических элементов ИЛИ и входами данных третьего элемента памяти, выход которого соединен с входами первого и второго логических элементов И-НЕ. Выход четвертого элемента памяти соединен с вторыми входами третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого логических элементов И, а первый вход третьего логического элемента И - с выходом пятого элемента памяти, вход данных которого соединен с выходом второго элемента памяти, выход данных которого через коммутатор тока с и одинадцатый логический элемент И соединен с выходами четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого триггеров. Входы управления коммутаторов тока соединены с адресной шиной.

Сопоставительный анализ с прототипом показал, что заявляемое устройство отличается наличием новых элементов: счетчиками, запоминающими элементами, мультиплексором, генератором и их связями. Таким образом, заявляемое устройство соответствует критерию изобретения "новизна".

Сравнение заявляемого решения с другими техническими решениями показывают, что они не контролируют места расположения локомотива. Это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".

На фиг. 1 и 2 показана схема устройства; на фиг. 3 - временная диаграмма его работы.

Схема устройства содержит генератор 1, к выходу которого подсоединены тактовый вход Т первого счетчика счетчика-распределителя 2, выход которого Q0, Q1, Q2 соответственно соединены с тактовым входом Т второго счетчика (счетчика адресов) 3, входом логического элемента ИЛИ-НЕ и входом сброса R первого триггера 6. Ко второму входу (входу S) того же триггера через мультиплексор 5 подсоединены контакты реле ЭЦ (путевое - 8.1, сигнальное - 8.2, стрелочно-путевое 8.3). Информация к входам мультиплексора поступает через перечисленные контакты от полюса 9 (+5). К входам А мультиплексора 6, первого 7, второго 13, третьего 26 и четвертого 28 элементов памяти, а также к части адресных входов А1 пятого элемента памяти 14 подсоединены выходы второго счетчика 3, выход переполнения Р которого подсоединен к тактовому входу Т третьего счетчика 10 и входам сброса R (второго-девятого) триггеров 21, 22, 23, 24 и через формирователь 29 с входом CS ОЗУ 26. Выходы Q третьего счетчика 10 соединены со входами логических элементов ИЛИ 11 / И-НЕ 12 и входами А1 пятого элемента памяти. Выход элемента ИЛИ-НЕ 4 подсоединен к входам выбора микросхемы (CS ОЗУ 28, 26, 13 и 7. Вход последнего соединен с выходом первого триггера 6, а управляющий вход (R/RD) - с выходом логического элемента ИЛИ 11. Выход третьего логического элемента И-НЕ 12 соединен с входами WR/RD второго 13 и четвертого 28 элементов и через логический элемент ИЛИ-НЕ 27 - с аналогичным входом третьего элемента памяти 26. Выход первого элемента памяти 7 соединен с входом D1 второго элемента памяти 13 и с входами ЛЭ И 18, 19. К ЛЭ И 20 подсоединен выход второго элемента памяти 13. Ко вторым входам ЛЭ И 17-20 подсоединены выходы пятого элемента памяти 14. Выходы тех же ЛЭ И соединены с входами S-триггеров 21-24, а выходы триггеров через ЛЭ И-НЕ 25 и компараторы тока 15 и 16 - с входом D1 третьего элемента памяти 26, выход которого соединен с входом D1 четвертого элемента памяти 28, выход которого соединен с входом ЛЭ И 17. Этот выход, если потенциал на нем повышен, показывает наличие локомотива на участке, адрес которого указан шиной А.

Первоначальная фиксация места нахождения локомотива осуществляется посредством двух кнопок (не показаны). Одна из них при нажатии повышает потенциал на входе Т второго счетчика 3 (вместо выхода D0 первого счетчика 2), т. е. осуществляет набор адреса участка. Вторая кнопка при нажатии повышает потенциал на входе D1 четвертого элемента памяти 28, т.е. фиксирует наличия локомотива.

Схема действует следующим образом. В течение одной секунды (определяется быстродействием элементов памяти) осуществляется большой цикл работы схемы. За это время проверяется возможность перехода локомотива с любой рельсовой цепи на смежную. При этом может быть проверено любое количество условий определяющих такой переход. Эти условия могут изменяться в зависимости от конфигурации участка, наличия на них стрелок, маневровых сигналов и др. Например, для контроля занятия локомотивом стрелочно-путевого участка необходимо, чтобы перед этим участком был локомотив или состав с локомотивом, открыт попутный сигнал, произошло занятие путевого участка. Для контроля освобождения стрелочно-путевого участка локомотивом, достаточно проконтролировать возбуждение путевого реле. Для контроля освобождения локомотивом бесстрелочного участка необходимо проследить занятие и освобождение смежного стрелочно-путевого участка. Указанные условия могут быть заполнены контролем открытого сигнала с пути и любыми другими условиями. Перечень и количество условий, которое должны быть выполнены при занятии или освобождении участков, определяются прошивкой пятого элемента памяти 14.

Большой цикл (фиг. 3) состоит из 128 циклов, первый из которых (нулевой) предусмотрен для записи информации с контактов контрольных реле (8.1, 8.2 ... 8.3) в первый элемент памяти 7. Последний (сто двадцать седьмой) цикл предусмотрен для записи информации из первых ступеней элементов во второе, т.е. - из первого элемента памяти 7 во второе 13 и из третьего 26 в четвертое 28. Схема на фиг. 1-2 предусматривает возможность 128 таких переходов с контролем восьми условий при каждом переходе. Отсчет циклов осуществляет третий счетчик 10, который определяет полуадрес А2 пятого элемента памяти 14. Каждый цикл состоит из 128 (0-127) шагов. В шаге можно переписать информацию с контактов устройств ЭЦ в первый элемент памяти 7, или из первой ступени элементов памяти (7 и 26) во вторую (13 и 28), или информацию из первого 7, второго 13 или четвертого элементов памяти 28 в регистры 21-24 (всего с учетом пунктирного пропуска предусмотрено восем регистров). Наличие первого и второй ступени элементов памяти 7 и 13 вызвана тем, что для фиксации занятия (освобождения) участка необходимо сравнить его старое (в предыдущем цикле опроса) состояние с новым (в текущем цикле опроса). Наличие первой и второй ступени элементов памяти 26 и 28 вызвано тем, что в течение первого, второго ... сто двадцать шестого цикла (рабочие циклы) требуется информация о месте нахождения локомотива, а затем в сто двадцать седьмом цикле записанное новое (если произошло передвижение локомотива или состава с локомотивом) вместо нахождение локомотива переносится в четвертый элемент памяти 28, с тем чтобы его использовать в следующем большем цикле для дальнейшего слежения за перемещением локомотива. Каждый шаг состоит из трех тактов, первый из которых осуществляет установку адреса (переключается второй счетчик), затем на втором такте осуществляется выбор микросхемы памяти (осуществляется установка схемы в рабочее состояние), и, наконец на третьем также происходит сброс первого триггера 6, который мог быть установлен за счет выхода F мультиплексора 5. Благодаря триггера 6 исключается влияние дребезга контактов реле электрической централизации на состояние ячеек первого элемента памяти 7, которое могло бы возникнуть при совпадении дребезга контакта и подключения его к выходу D1 первого элемента памяти 7 через мультиплексор 5.

Генератор 1 осуществляет переключение первого счетчика 2 по фронту каждого импульса. Выходы первого счетчика (счетчик Джонсона с позиционным кодом на выходе) осуществляет циклический отсчет трех тактов (один шаг). По первому такту (выход Q0 второго счетчика 3) устанавливается адрес элементов памяти, по второму такту запоминающие устройства посредством выхода Q1 и ЛЭ 4, шина CS приводятся в рабочее состояние, а по третьему такту (выход Q2) сбрасывается первый триггер 6. Второй счетчик 3 отсчитывает каждый шаг и устанавливает адреса ячеек в каждом запоминающем устройстве и мультиплексоре 5. Если рассматриваемый момент времени соответствует нулевому циклу, то на выходе третьего счетчика появляются по всем линиям пониженные потенциалы, что приводит к понижению потенциала на выходе второго ЛЭ 11 и, следовательно, устанавливает первый элемент памяти 7 в положение "запись". Запись новой информации происходит в нулевом цикле на каждом первом такте (выход Q1 первого счетчика 2). Число контролируемых объектов соответствует числу шагов. При необходимости увеличить число таких объектов следует увеличить число линий шины Q второго счетчика 3 с соответствующим увеличением адресных линий в шинах адресов запоминающих устройств. После записи информации в первый элемент памяти 7, когда начинается выполняться первый цикл, на каждом шаге этого цикла в регистры 22, 23 (всего пять регистров) может быть занесена информация из одной ячейки первого элемента памяти 7. Информацию о таких объектах и в какие регистры нужно записывать определяет пятый элемент памяти 14, адрес ячейки которого определяется полуадресом А1 - номер шага и полуадресом А2 - номер цикла. В ячейках пятого элемента памяти в двоичном коде прошита информация о том, в какие регистры (21-24) должна быть записана информация и о каких объектах. Во время одного цикла на выходе D0первого элемента памяти 7 последовательно появляется информация о всех объектах, но запись этой информации в регистры 22, 23 происходит о тех объектах, на которые укажет ППУЗУ 14. В регистр 24 и предшествующий ему регистр (пунктир) происходит запись информации только об этом объекте (путевой или стрелочно-путевой участок), причем эта информация попала во второй элемент памяти 13 еще в конце прошлого большого цикла (на сто двадцать седьмом цикле). Два регистра (24 и предшествующий ему) необходимы для того, чтобы одним контролировать занятие (если в цикле проверяется возможность занятия участка локомотивом), а другим - освобождение (если в цикле проверяется возможность освобождения участка локомотивом). Нормально все регистры 21-24 обращены и на выходе ЛЭ И-НЕ 25 удерживается логическая единица. Если в процессе контроля условий по занятию или свобождению локомотивом путевого участка ни один из триггеров 21-24 не будет установлен, то это является сигналом о том, что прошло занятие или освобождение участка локомотивом. Для контроля за участком выделяется два цикла. В одном из них (четном - 2,4 ... 124) проверяется факт освобождения, а в другом (нечетном - 1,3 ... 125) - факт занятия. При повышении потенциала на выходе ЛЭ И-НЕ 25 в нечетном цикле в ячейку третьего элемента памяти 26 будет записан ноль (освобождение), а при повышении в четном цикле (на линии 1 присутствует логическая единица) - единица (занятие). Запись информации в 26 происходит в конце каждого цикла при появлении логической единицы на выходе Р второго счетчика 3, а, следовательно, и на выходе формирователя логической единицы по фронту входного сигнала 29. Третий элемент памяти 26 в течении нулевого, первого ..., сто двадцать шестого цикла установлено в режим, записи, а четвертый элемент памяти 28 - в режим чтения. В течение последнего сто двадцать седьмого цикла состояние упомянутых элементов памяти изменяется и происходит перезапись информации с третьего в четвертое ОЗУ.

В устройстве используются следующие ИМС: генераторы 1 - К1555АГ3, счетчик 2 - 564ИЕ9 (с укороченным циклом), остальные счетчики - К155ИЕ7, мультиплексор - К155КН1, первый, второй, третий, четвертый элемент памяти К155РУ7, коммутаторы тока 15 и 16 - 564 КТ3 пятый элемент памяти - КР 556РТ16 RS-триггеры 564Т2.

По сравнению с прототипом заявляемое устройство позволяет не только обслеживать продвижение состава по станции, но и контролировать местонахождение локомотива. Кроме того, предложенное устройство может быть использовано вместо схемы маршрутных и замыкающих реле для контроля проследования состава с контролем любых возможных условий (контроль занятия и освобождения путевого участка, контроль размыкания предыдущей секции и занятия последующих секций, освобождения участка приближения и т.д.).

Формула изобретения

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МЕСТОНАХОЖДЕНИЯ МАНЕВРОВОГО ЛОКОМОТИВА, содержащее путевые, сигнальные и стрелочно-путевые реле, отличающееся тем, что оно снабжено счетчиками импульсов, логическими элементами И, ИЛИ, И - НЕ, триггерами, мультиплексором, элементами памяти и генератором импульсов, к выходу которого подсоединен первый счетчик импульсов, выходы которого соединены с входами второго счетчика импульсов, первого логического элемента ИЛИ и первого триггера, к второму входу которого подключен выход мультиплексора, вход которого соединен с контактами путевых, стрелочно-путевых и сигнальных реле, а выход первого триггера с входом данных первого элемента памяти, выход переполнения второго счетчика импульсов соединен с тактовым входом третьего счетчика импульсов и входами сброса второго, третьего, четвертого, пятого триггеров и через формирователь - с входом второго элемента памяти, выход первого элемента памяти соединен с входами первого и второго логических элементов И, второго, третьего, четвертого, пятого и шестого логических элементов ИЛИ и входами данных третьего элемента памяти, выход которого соединен с входами первого и второго логических элементов И - НЕ, Выход четвертого элемента памяти соединен с вторыми входами третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого логических элементов И, а первый вход третьего логического элемента И - с выходом пятого элемента памяти, вход данных которого соединен с выходом второго элемента памяти, вход данных которого через коммутатор тока и одиннадцатый логический элемент И соединен с выходами второго, третьего, четвертого, пятого триггеров, входы управления коммутаторов тока соединены с адресной шиной.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3