Запоминающее устройство, множество запоминающих устройств и способ изготовления запоминающего устройства

Запоминающее устройство, множество запоминающих устройств и способ изготовления запоминающего устройства

Реферат

 

Изобретение относится к запоминающим устройствам высокой степени интеграции и способу их изготовления. Предложены запоминающее устройство и способ его изготовления, при этом устройство содержит узел памяти, в который записывается заряд через конфигурацию туннельного перехода, имеющую профиль энергетической зоны, который содержит относительно широкий по размеру барьерный компонент с относительно низкой высотой барьера и по меньшей мере один относительно узкий по размеру барьерный компонент с относительно большой высотой барьера. Также предложены множество запоминающих устройств и матрица из запоминающих устройств, сформированных в виде матрицы ячеек памяти на общей подложке. В результате появляется возможность увеличения объема памяти с уменьшением размеров устройства и повышением надежности. 7 с. и 57 з.п. ф-лы, 34 ил., 1 табл.

Область техники, к которой относится изобретение Настоящее изобретение касается запоминающего устройства, способного к интеграции очень высокой степени для обеспечения матрицы ячеек памяти.

Предпосылки создания изобретения В традиционных полупроводниковых запоминающих устройствах один бит информации представляется электронами, хранящимися в статическом конденсаторе в каждой ячейке памяти. Двоичное число "1" представляется дефицитом N электронов, а "0" представляется состоянием нейтрального заряда. В обычном 16-мегабитовом динамическом запоминающем устройстве с произвольной выборкой (ДЗУПВ) количество электронов N составляет порядка 800000. Для увеличения объема памяти отдельные ячейки памяти необходимо делать меньше, но этого нельзя достичь просто с помощью уменьшения обычной ячейки памяти, поскольку существует нижний предел для величины N. Количество электронов N ограничивается необходимостью согласовывать ток утечки из ячейки, внутренний шум и влияние падающих альфа-частиц, и эти факторы не снижаются соразмерно с уменьшением площади ячейки памяти. Можно оценить, что N должно быть свыше 130000 в 16-гигабитном ДЗУПВ, то есть коэффициент приблизительно в 6 раз меньше, чем для 16-мегабитного ДЗУПВ. Однако размер ячейки, требуемой для 16-гигабитного ДЗУПВ, необходимо снизить на три порядка по величине по сравнению с 16-мегабитным ДЗУПВ и, следовательно, уменьшенный размер ячейки не может вместить количество электронов, требуемое для удовлетворительной работы. Пытаясь сохранить величину N достаточно большой, исследовали трехмерные конденсаторы с имеющими вырезы или многоуровневыми структурами вместе с пленками конденсаторов, имеющими высокую диэлектрическую проницаемость, но полученные в результате предлагаемые структуры и процессы изготовления оказались крайне сложными. Кроме того, существенно возросло потребление энергии, поскольку во время хранения данных необходимо обновлять сравнительно большое количество N электронов в ячейках, и это время имеет тенденцию сокращаться, так как масштаб устройства минимизируется.

Другой тип запоминающего устройства, который демонстрирует энергонезависимые характеристики, известен как флэш-память. В таком устройстве приблизительно 10⁵ электронов инжектируются в плавающий затвор через туннельный переход, обычно образованный из SiO₂ с толщиной порядка 10 нм. Хранящийся заряд образует поле, которое влияет на электрический ток на участке между стоком и истоком. Заряд либо записывается на плавающий затвор, либо стирается с него, применяя электрическое поле через затвор. Во время циклов стирания и записи применяется очень высокое электрическое поле, и в результате пленка SiO₂ разрушается, ограничивая срок службы запоминающего устройства заранее определенным количеством циклом стирания-записи, обычно равным порядка 10⁵ циклов. Более того, время стирания-записи обычно составляет несколько миллисекунд, на четыре порядка по величине ниже, чем у обычного ДЗУПВ. Такая плохая характеристика ограничивает применение устройств флэш-памяти.

До настоящего времени предлагались альтернативные способы с целью обеспечения запоминающих устройств, которые работают с небольшими, точными количествами электронов, известных как одноэлектронные запоминающие устройства. Одноэлектронное запоминающее устройство описано в заявке этого же заявителя на патент РСТ/GВ93/02581 WO-A-94/15340). Точное количество электронов поступает в узел памяти или покидает его через многотуннельный переход под управлением прикладываемых напряжений затвора, а электронное состояние в узле памяти определяется с помощью электрометра. Однако недостаток устройства заключается в том, что для каждого узла памяти требуется значительное количество схем, и устройство в настоящее время работает только при низкой температуре, ниже температуры жидкого гелия 4,2 К. К. Яно, Т. Ишии, Т. Хашимото, Т. Кобаяси, Ф. Мурай и К. Секи в работе "Транзакции по электронным устройствам", Институт инженеров по электротехнике и радиоэлектронике (IEEE), сентябрь 1994 г. , т.41, 9, стр.1628-1638, и К. Яно, Т. Ишии, Т. Сано, Т. Майн, Ф. Мурай и К. Секи в 1996 г. в работе "Международная конференция по вопросам твердотельных схем". Институт инженеров по электротехнике и радиоэлектронике (IEEE), 1996 г., FR 16.4, стр.266, предложили и продемонстрировали другое одноэлектронное запоминающее устройство. В устройстве используется поликристаллическая пленка, проходящая между истоком и стоком, к которой прикладывается напряжение затвора. Небольшое количество электронов хранится в зернистой структуре поликристаллической кремниевой пленки. Размер памяти является относительно небольшим по сравнению со структурой в упомянутой выше заявке на патент РСТ/GВ93/02581, и она способна работать при комнатной температуре. Кроме того, память демонстрирует несколько преимуществ по сравнению с обычной флэш-памятью, при меньшем времени стирания-записи из-за небольшого количества хранящихся электронов, и оперативный срок службы улучшен благодаря тому, что используется низковольтная туннельная инжекция, а не инжекция электронов высоким полем. Однако время считывания хранящейся информации относительно длительное, порядка нескольких микросекунд, поскольку необходимо иметь достаточно высокое сопротивление между истоком и стоком для гарантии длительного времени хранения электронов в гранулах.

Другая конструкция описана С. Тивари, Ф. Рэнэ, Х. Хэнэфи, А. Харстейном, Е. Ф. Краббом и К. Ченом в "Журнале прикладной физики", 4 марта 1996 г., том 68, 10, стр. 1377-1379, С. Тивари, Ф. Рэнэ, К. Ченом, Л. Ши и Х. Хэнэфи в "Журнале прикладной физики", 26 августа 1996 г., том 69, 9, стр.1232-1234, и Х.Ай. Хэнэфи, С. Тивари и Ай. Кэном в работе "Транзакции по электронным устройствам". Институт инженеров по электротехнике и радиоэлектронике (IEEE), 9 сентября 1996 г. , т.43, 9, стр.1553-1558. В этом запоминающем устройстве используются кремниевые кристаллы, которые лежат под затвором транзисторного устройства. Электроны инжектируются в кремниевые нанокристаллы, которые имеют размер 5 нм, из кремниевой подложки через тонкий туннельный оксидный слой толщиной порядка 1,1-1,8 нм. Хранящиеся электроны смещают пороговое напряжение транзистора. Время считывания хранящейся информации является сравнительно коротким, порядка нескольких десятков наносекунд, поскольку канал транзистора имеет высокую подвижность электронов. Цикл долговечности для записи и считывания информации существенно улучшен по сравнению с обычным устройством флэш-памяти. Однако время считывания неудовлетворительно большое, порядка нескольких миллисекунд, так как выравнивание зоны проводимости неблагоприятно для туннелирования электронов из нанокристаллов в объемный кремний.

Другое запоминающее устройство, которое функционирует в соответствии с принципами флэш-памяти, раскрыто в работе "Электрически перепрограммируемая память, использующая структуру двойного инжектора электронов" Д.Дж. Ди-Мария, К.М. Де-Мейера и Д.У. Донга, "Журнал по электронным устройствам". Институт инженеров по электротехнике и радиоэлектронике (IEEE), том EDL-1, 9, сентябрь 1980 г., стр.179-181. В этом устройстве проводимость участка между стоком и истоком управляется зарядом, записываемым или стираемым с плавающего затвора через туннельный переход с электрода затвора. Однако недостатки данного устройства заключаются в том, что оно имеет медленное время считывания-записи, порядка миллисекунд, и что срок службы туннельного перехода ограничен, поскольку, как и в обычной флэш-памяти, используется инжекция высокого поля Фоулера-Нордхейма. Аналогичное устройство описано в патенте США 3878549, выданном С. Ямазаки.

Краткое изложение сущности изобретения С целью преодоления этих проблем и недостатков изобретение обеспечивает запоминающее устройство, содержащее канал для носителей заряда, узел для хранения заряда с целью образования поля, которое изменяет проводимость канала, и конфигурацию туннельного перехода, через который носители заряда туннелируют в ответ на данное напряжение, чтобы запоминаться в узле, где конфигурация туннельного перехода проявляет профиль энергетической зоны, который содержит относительно широкий с точки зрения размера элемент барьера со сравнительно низкой высотой барьера и по меньшей мере один относительно узкий с точки зрения размера элемент барьера со сравнительно большой высотой барьера.

Изобретение позволяет оптимизировать для запоминающего устройства время записи, считывания и стирания.

Относительно широкий элемент барьера профиля энергетической зоны действует как барьер для долгосрочного хранения заряда в узле. Широкий элемент барьера можно повысить и понизить по выбору так, что заряд после этого может туннелировать через относительно узкий элемент барьера, чтобы быть записанным или стертым из узла.

Элемент профиля энергетической зоны, который имеет относительно большую высоту барьера, может быть обеспечен с помощью элемента с шириной 3 нм или меньше. Можно включить множество элементов относительно высокого барьера и можно подходящим образом обеспечить конфигурацию многотуннельного перехода.

Конфигурацию барьера можно делать с помощью ряда различных способов. Она может включать чередующиеся слои относительно электропроводного и электроизоляционного материала, где слои совместно обеспечивают относительно широкий элемент барьера небольшой высоты профиля энергетической зоны, а отдельные электроизоляционные слои обеспечивают элементы относительно высокого барьера. Чередующиеся слои могут содержать поликристаллический кремний и нитрид кремния, соответственно, хотя можно использовать и другие материалы.

В качестве альтернативы, конфигурация барьера может содержать конфигурацию барьера Шотки с чередующимися слоями электропроводного материала и полупроводникового материала.

Узел хранения заряда может содержать слой электропроводного материала между барьерной конфигурацией и каналом. Узел может содержать множество электропроводных островков. В альтернативном устройстве островки распределены в барьерной конфигурации и могут давать повышение элементам относительно низкого барьера профиля энергетической зоны благодаря их энергии заряда. Островки могут иметь диаметр 5 нм или меньше. Их можно размещать в слоях, разделенных электроизоляционным материалом.

Островки можно образовывать с помощью ряда способов. Они могут содержать нанокристаллы полупроводникового материала. В качестве альтернативы, их можно образовывать из металла, например, с помощью напыления, так, чтобы распределить их в электроизоляционном металлическом окисле. В качестве альтернативы, островки могут содержать частицы, осажденные из жидкой суспензии металлических или полупроводниковых частиц.

Конфигурацию туннельного перехода можно располагать между каналом и управляющим электродом так, чтобы с помощью изменения напряжения на управляющем электроде можно было управлять величиной заряда, который туннелирует в узел хранения заряда. В другой соответствующей изобретению конфигурации предусмотрен электрод затвора для приложения дополнительного поля к конфигурации барьера заряда для управления туннелированием заряда в узел.

Величина заряда, который может храниться в узле, может ограничиваться посредством эффекта блокировки Кулона, дискретным числом электронов.

При использовании конфигурация туннельного перехода демонстрирует диапазон запирающих напряжений, в котором носитель заряда, туннелирующий в узел, блокируется, и может быть обеспечено средство управления для увеличения и уменьшения диапазона запирающих напряжений с целью управления величиной заряда, хранящегося в узле. Величина заряда, которая может храниться в узле, может быть ограничена множеством дискретных электронных состояний. Средство управления может действовать с целью повышения и понижения диапазона запирающих напряжений таким образом, чтобы обеспечить возможность проявлять только выбранное одно из состояний в узле.

В качестве альтернативы, средство управления может функционировать для изменения ширины диапазона запирающих напряжений.

Соответствующее изобретению запоминающее устройство пригодно для изготовления в виде множества ячеек памяти в матрице из рядов и столбцов на общей подложке.

Данные можно избирательно считывать из каждой ячейки отдельно, а новые данные можно записывать в ячейку или можно обновлять записанные данные. Матрица ячеек памяти может включать линии считывания для обнаружения тока, протекающего по каналам соответствующих столбцов ячеек памяти, линии слов, линии данных для управления барьерными конфигурациями ячеек памяти их соответствующих столбцов, схему предварительной зарядки, предназначенную для предварительной зарядки линии считывания, линии считывания, снимающие уровень заряда в зависимости от хранящегося заряда в узле хранения заряда конкретной одной из ячеек в ее столбце, считываемом под действием напряжения считывания, прикладываемого к соответственной линии слов, схему считывания-записи для передачи уровня напряжения линии считывания в соответствующую линию слов для столбца, выдачу данных в ответ на уровень напряжения в линии данных для обеспечения выходных данных, соответствующих хранящимся данным в ячейке считывания, и средство обновления данных для приложения напряжения записи к линии слов считываемой ячейки так, что данные, соответствующие уровню напряжения в линии данных, записываются обратно в считанную прежде ячейку. Эта матрица также может включать средство для изменения уровня напряжения на линии данных после действия схемы считывания-записи под действием входных данных, подлежащих записи в ячейку, таким образом, что входные данные записываются в ячейку.

Предпочтительные схемы для матрицы можно образовывать на общей подложке с ячейками памяти, а исток и стоки транзисторов в периферийных схемах можно делать с помощью тех же самых этапов процесса, которые используются для образования областей стоков и истоков в ячейках матрицы.

Изобретение также включает способ изготовления запоминающего устройства, которое содержит канал для носителей заряда, узел для хранения заряда, который меняет проводимость канала, и конфигурацию туннельного перехода, через которую носители заряда туннелируют в ответ на данное напряжение, так, чтобы запоминаться в узле, причем способ включает образование конфигурации туннельного перехода таким образом, что она демонстрирует профиль энергетической зоны, который содержит относительно широкий по размеру барьерный компонент с относительно низкой высотой барьера и по меньшей мере один относительно узкий по размеру барьерный компонент с относительно большой высотой барьера.

Краткое описание чертежей Для того чтобы изобретение стало более понятным, теперь в качестве примера будут описаны его варианты осуществления со ссылкой на прилагаемые чертежи, на которых; Фиг. 1 представляет схематическое изображение первого типа соответствующего изобретению запоминающего устройства.

Фиг. 2 представляет график вольт-амперных характеристик показанной на фиг.1 барьерной структуры 2.

Фиг. 3 представляет схематическое изображение принципиальной электрической схемы матрицы из показанных на фиг.1 запоминающих устройств.

Фиг.4 представляет схематический вид сверху структурной конфигурации показанной на фиг.3 схемы матрицы памяти.

Фиг. 5 представляет вид в разрезе, взятый по линии А-А' фиг.4 через ячейку памяти M₁₁.

Фиг.6 представляет сечение ячейки М₁₁ фиг.4, взятое по линии В-В'.

Фиг. 7 иллюстрирует способ считывания и записи данных в отдельную ячейку матрицы памяти.

Фиг. 8 представляет график напряжения V узла памяти 1 запоминающего устройства, построенный относительно напряжения V_SY, на истоке и стоке устройства во время записи двоичного "0" (фиг.8а-8d) и записи двоичной "1" (фиг.8е-8h).

Фиг. 9 представляет график зависимости тока стока-истока I_SY от управляющего напряжения затвора V_X для двоичной "1" и "0", хранящихся в узле памяти 1.

Фиг. 10 представляет более подробный вид в разрезе барьерной структуры 2 запоминающего устройства.

Фиг. 11а иллюстрирует диаграмму энергетической зоны проводимости для барьерной структуры 2, при запоминании носителей заряда в узле памяти 1.

Фиг. 11b иллюстрирует соответствующую диаграмму энергетической зоны, когда носители заряда записываются в узел 1 путем туннелирования из управляющего электрода X.

Фиг. 12а-12f представляют виды в поперечном разрезе, соответствующем линии А-А' на фиг. 4, иллюстрирующие различные производственные этапы изготовления запоминающего устройства.

Фиг. 13 представляет схематический поперечный разрез структуры барьера Шотки, который в качестве альтернативы можно использовать в запоминающем устройстве.

Фиг.14 представляет схематический поперечный разрез альтернативной барьерной структуры, которая включает проводящие островки нанометрического масштаба, для третьего варианта осуществления запоминающего устройства в соответствии с изобретением.

Фиг. 15 иллюстрирует ряд производственных этапов для изготовления соответствующего изобретению запоминающего устройства, в котором кремниевые кристаллы нанометрического масштаба распределены по всему SiO₂.

Фиг. 16а-16f иллюстрируют этапы процесса для образования альтернативного варианта осуществления, в котором барьерная структура включает золотые частицы нанометрического масштаба, осаждаемые из коллоидного раствора.

Фиг. 17 представляет схематическое изображение второго типа соответствующего изобретению запоминающего устройства.

Фиг. 18а и 18b представляют графики тока I, протекающего через барьерную структуру 2 фиг. 17, в функции напряжения V_Y, прикладываемого к контакту Y при наличии (режим "включено") напряжения, приложенного к контакту X, и при отсутствии такого напряжения (режим "выключено").

Фиг. 19 представляет увеличенное схематическое поперечное сечение показанной на фиг.17 барьерной структуры.

Фиг.20 представляет диаграмму энергий в зоне проводимости для показанной на фиг.19 барьерной структуры.

Фиг.21 представляет схематический вид сверху матрицы ячеек памяти, включающей запоминающие устройства показанного на фиг.17 второго типа.

Фиг. 22 представляет вид в поперечном разрезе, взятый по линии А-А' фиг. 21.

Фиг. 23 представляет вид в поперечном разрезе, взятый по линии В-В' фиг. 21.

Фиг. 24 представляет электрическую принципиальную схему показанной на фиг. 21, 22 и 23 конфигурации ячейки памяти совместно со встроенными драйверами и другими периферийными устройствами.

Фиг. 25 представляет диаграмму формы сигнала, иллюстрирующую процесс считывания информации из ячейки памяти M₁₁.

Фиг. 26 представляет диаграмму формы сигнала, иллюстрирующую процесс записи данных в ячейку памяти М₁₁.

Фиг.27а-27е иллюстрируют этапы обработки для изготовления показанного на фиг.21-23 запоминающего устройства.

Фиг. 28 представляет схематический поперечный разрез модификации запоминающего устройства.

Фиг.29 представляет схематический поперечный разрез следующей модификации устройства.

Фиг.30 представляет схематический поперечный разрез альтернативной барьерной структуры, предназначенной для использования во втором типе соответствующего изобретению запоминающего устройства.

Фиг. 31 представляет диаграмму энергетической зоны проводимости, соответствующей показанной на фиг.30 барьерной структуре.

Фиг. 32 представляет схематический поперечный разрез третьего типа соответствующего изобретению запоминающего устройства.

Подробное описание изобретения В последующем описании соответствующие изобретению варианты осуществления запоминающего устройства можно классифицировать по трем различным типам.

Тип 1 На фиг.1 показана общая конфигурация первого типа соответствующего изобретению запоминающего устройства. Узел памяти 1 и барьерная структура 2 объединены внутри управляющего электрода полевого транзистора, имеющего выводы истока и стока S, Y и вывод управляющего электрода X. Когда информация запоминается, носители заряда туннелируют через барьерную структуру 2 в узел памяти 1, и устройство действует как запоминающий конденсатор, так что заряд удерживается в узле 1. Для считывания информации проводимость канала исток-сток S, Y контролируется и изменяется между относительно высоким и относительно низким состояними проводимости в зависимости от уровня заряда, хранящегося в узле памяти 1.

На фиг. 2 показана вольт-амперная характеристика барьерной структуры 2, где V - напряжение узла памяти. Поток электронов I через барьерную структуру от вывода Х сильно подавляется в области блокирования VP, которая проходит между верхним и нижним пороговыми напряжениями V_C. Однако вне этой области запирающего напряжения носители заряда могут туннелировать в узел памяти 1 или из него через барьерную структуру, в зависимости от полярности смещающего напряжения V_X, прикладываемого к выводу X. Барьерную структуру можно рассматривать как многотуннельный переход, в котором два или больше туннельных перехода соединены последовательно.

Показанное на фиг.1 запоминающее устройство можно использовать в качестве ячейки памяти в матрице из таких устройств, расположенных в рядах и столбцах, как показано на фиг.3, со связанными с ними линиями слов X¹, Х² и т. д. и линиями двоичных разрядов S₁, Y₁, S₂, Y₂ и т.д. Таким образом, матрица включает в себя ячейки памяти М_mn, где m и n представляют номера рядов и столбцов, соответственно.

Первый вариант осуществления изобретения Теперь рассмотрим структуру первого варианта осуществления ячейки памяти М_mn со ссылкой на фиг.4, 5 и 6, где фиг.4 представляет вид сверху матрицы ячеек, а фиг.5 и 6 являются поперечными разрезами, взятыми по линии А-А' и В-В' фиг.4, соответственно, ячейки М₁₁.

Рассмотрим фиг.5, где устройство образовано в подложке 3, которая в данном примере содержит полупроводниковую подложку р-типа, в которой проводящий канал 4 проходит между истоком n⁺ и областями стока 5, 6. Электроизоляционная область SiO₂ 7 изолирует ячейку от следующей ячейки в матрице. Подложку закрывает электроизоляционный слой SiO₂ 8. Узел памяти 1 и закрывающая его конфигурация 2 туннельного перехода образованы в области, окруженной слоем 8. Проводящий управляющий электрод 9 накрывает конфигурацию 2 туннельного перехода. Управляющий электрод 9 образует линию слов Х₁, которая проходит по ряду матрицы. Области истока и стока 5, 6 образуют линии двоичных разрядов S₁, Y₁, которые проходят по столбцу матрицы, показанной на фиг.4. Должно быть понятно, что другие ячейки в матрице имеют соответственные линии слов и двоичных разрядов.

Узел памяти 1 состоит из точечных элементов или гранул нанометрического масштаба, ограничивающих количество электронов, которые могут запоминаться путем зарядки через барьерную конфигурацию 2 так, чтобы обеспечить однородное поле в боковом направлении по узлу.

Теперь будет описан процесс избирательных записи и считывания данных для ячейки памяти М₁₁ со ссылкой на фиг.7 и 8. В этом процессе линия слов X₁ и линии двоичных разрядов S₁, Y₁, связанные с ячейкой памяти M₁1, активируются, а другие линии слов и двоичных разрядов заземляются. Когда информация записывается в М₁1, к линии слов Х₁ подводится импульсная форма волны напряжения с положительным пиковым значением V_X ^(W) и отрицательным значением - VX^(W). Когда записывается "0", к линиям двоичных разрядов Y₁ и S₁ подводится положительный импульс напряжения с высотой V_Y ^W. С другой стороны, когда записывается "1", импульс напряжения с пиковым значением -V_Y ^(W) прикладывается к линиям двоичных разрядов Y₁ и S₁. Требование к этим импульсам таковы, что они должны перекрываться в течение времени Т. В этом примере V_X ^(W)=1,2 В, V_Y ^(W)=1,8 В, а Т=10 нс.

Рассмотрим фиг.8, где количество электронов, которые могут находиться в узле памяти 1, ограничивается протяженностью области блокирования и напряжения конфигурации туннельного перехода 2. Таким образом, напряжение в узле не может превышать V_C. На фиг.8(а) бит "1" двоичных данных отображается положительно заряженным состоянием 11 (недостаток электронов) в узле памяти 1, тогда как "0" отображается отрицательно заряженным состоянием 12 (избыток электронов) в узле памяти 1. В этом примере напряжения узла памяти в состояниях "1" и "0" составляет +0,4 В и -0,4 В, соответственно. Теперь будет описан процесс записи "0" в узле 1 со ссылкой на фиг.8(е)-8(d), где V_SY=V_S= V_Y, a черные точки отображают окончательное электронное состояние, которое возникает на каждом этапе. Как показано на фиг.8(а), положительное напряжение V_Y ^(W) (1,8 В) прикладывается к линиям двоичных разрядов S₁ и Y₁, два состояния 11 и 12 перемещаются в точку 13 (1,6 В) и точку 14 (0,8 В), соответственно, по линии постоянного количества электронов в узле памяти, то есть V = (C_g/C)V_SY+V_O, (1) где C представляет общую емкость узла памяти, С_g представляет емкость между узлом памяти и клеммам Y₁ и S₁, а V_O - напряжение узла памяти, когда V_SY = O(-CV_O/q представляет количество избыточных электронов в узле памяти, где q - элементарный заряд). В настоящем варианте осуществления C/C_g = 1,5. Когда отрицательное напряжение - V_X ^(W)(-1,2 В) прикладывается к линии слов Х₁, как показано на фиг.12b, область блокирования V_B смещается, как показано, состояние 13 переходит в состояние 14, поскольку состояние 13 находится вне области блокирования и не может здесь существовать.

Когда положительное напряжение V_X ^(W) (1,2 В) прикладывается к линии слов X₁, как показано на фиг.12с, это состояние сохраняется. Затем линия слов и линии двоичных разрядов заземляются, как показано на фиг.12d, а состояние 14 переходит в "0" состояние 12 по линии постоянного количества электронов в узле памяти 1.

Следует отметить, что любое состояние электронов между состояниями "0" и "1" 11, 12 обновляется с помощью процесса для установления состояния "0". Соответственный процесс для записи состояния "1" 11 показан на фиг.8е-8h. В этой последовательности любое состояние между состояниями "0" и "1" изменяется на обновление состояния "1".

Можно заметить, что процесс записи требует одновременной подачи форм сигналов записи на линии двоичных разрядов и линию слов, связанные с конкретной ячейкой памяти. Таким образом, можно индивидуально адресовать ячейки памяти. Во время процесса записи область блокирования смещается последовательно вверх и вниз таким образом, чтобы принудить состояния электронов в узле селективно принимать значение либо "1", либо "0". Однако, если сигнал записи прикладывается к линии слов X₁, но не к линиям двоичных разрядов Y₁ и S₁, или сигналы записи прикладываются к линиям двоичных разрядов, но не к линии слов, запись произведена не будет, и в узле 1 сохранится существующее состояние.

Для считывания хранящейся информации положительное напряжение затвора V_X ^(r) прикладывается к линии слов Х₁ и определяется ток I_SY между S₁ и Y₁. Как показано на фиг.9, пороговое напряжение транзистора задается напряжением V_T, когда узел памяти 1 заряжен отрицательно ("0"), и величиной V_t-V_T, тогда узел памяти заряжен положительно ("1"). Эти пороговые напряжения V_T и V_T-V_T положительные, так что в невыбранных ячейках памяти электрический ток между S и Y не течет (V_X=0). Напряжение затвора V_X ^(r) нa выбранной линии слов выбирается между V_T-V_T и V_T. Таким образом, I_SY>0 для "1" и I_SY=0 для "0". Таким образом, можно использовать детектор тока (не показанный) для обнаружения тока, текущего между линиями двоичных разрядов Y₁ и S₁ (и другими соответственными частями линий двоичных разрядов в матрице), когда напряжение затвора V_X ^(r) прикладывается к линии слов Х₁. Для того чтобы считывать данные из всей матрицы памяти, процесс последовательно повторяется для других линий слой Х матрицы. В настоящем варианте осуществления изобретения, V^(r) _X=0,8 В, V_T-V_T=0,4 В и V_T=1,2 В. В соответствии с изобретением, конфигурация туннельного перехода 2 увеличивает время хранения и улучшает характеристику считывания-записи. Время хранения узла 1 определяется способностью конфигурации туннельного перехода 2 подавлять течение электронов в блокированной области V_B показанной на фиг.2 вольт-амперной характеристики. Время хранения t_S приблизительно задается с помощью выражения t_S=t_Wexp(-qV_C/kT), (2) где k - постоянная Больцмана, Т - абсолютная температура, q - элементарный заряд, a t_W - время записи. Желательно, чтобы обеспечить, например, время хранения t_S, равное десяти лет, и t_W, равное 10 нс, напряжение V_C должно быть больше 1 В для работы при комнатных температурах. Если бы необходимо было использовать эффект от заряда одного электрона, то потребовало бы образования барьерной структуры 2 из металлических частиц размером менее 1 нм, чего нельзя легко добиться с помощью существующих в настоящее время технологий изготовления.

В способе, с помощью которого можно достичь повышенного запирающего напряжения V_C, используется эффект искривления энергетической зоны для барьерной конфигурации 2 заряда, который описан непосредственно в связи с многотуннельным переходом в работе К. Наказато и Х. Ахмеда, "Журнал прикладной физики", 5 июня 1995 г., том 66, 23, стр.3170-3172. Характеристики, необходимые для туннельного перехода для циклов хранения и записи, можно рассматривать отдельно. Для цикла хранения высоту и ширину туннельного перехода можно обозначить символами ф_S и d_S, соответственно, а для цикла записи ф_W и d_W. Для сохранения запомненной информации в течение более 20 лет высота барьера ф_S должна быть больше 1,8 эВ для подавления термически активируемого тока эмиссии Пула-Френкеля, а толщина туннельного перехода d_S должна быть толще 8 нм{ф_S(эВ)}^-1/2 для управления туннельным током утечки. Однако для получения небольшого времени записи, примерно 10 нс, ширина _W туннельного перехода должна быть меньше, чем 2 нм {ф_W(эВ)}^-1/2, где ф_w является высотой барьера для цикла записи.

Барьерная конфигурация 2, которая может удовлетворить этим критериям, показана на фиг. 10 и содержит многотуннельный переход, состоящий из слоев 15, 16 электроизоляционного и неэлектроизоляционного материала, соответственно. В этом примере электроизоляционные слои 15 содержат 1-3 нм толщины Si₃N₄, а неэлектроизоляционные слои 16 содержат поликристаллический кремний толщиной 3-10 нм.

Полученная в результате диаграмма энергетической зоны проводимости для показанной на фиг.10 барьерной конфигурации 2 иллюстрируется на фиг.11 и содержит первый относительно широкий барьерный компонент 17, с шириной B_W1, соответствующей объединенной ширине всех слоев 15, 16, которые составляют барьерную конфигурацию 2. Кроме того, каждый из электроизоляционных слоев 15 дает повышение сравнительно узкой барьерной компоненты 18а, 18b и т.д., каждый из которых имеет ширину В_W2, разнесенных друг от друга посредством запирающих областей, которые в данном случае образованы из слоев 16 из поликристаллического кремния. Относительно широкий барьерный компонент 17 имеет относительно низкую барьерную высоту B_h1, в то время как барьерные компоненты 18а, 18b и т.д. обеспечивают значительно более высокие барьеры В_h2а, B_h2b.

Два компонента 17, 18 барьера выполняют разные роли. Узкие и высокие барьерные компоненты 18 действуют как туннельные переходы, которые сдерживают эффект объединенного туннелирования, а именно, спонтанное туннелирование через два или более туннельных перехода за счет механического эффекта квантования, так что электроны перемещаются только через один барьер 18 одновременно и остаются в течение некоторого периода времени в области между ними. Во время нахождения в этой области электроны неупруго рассеиваются по направлению к локальному состоянию равновесия, регулируемому энергией широкого барьерного компонента 17. Таким образом, на перенос электронов оказывает сильное воздействие широкий барьерный компонент 17. Ширину и высоту высоких, узких барьерных компонентов 18 нельзя изменять с помощью внешних смещений, поскольку они определяются материалами, образующими барьерную конфигурацию 2. Однако компонент широкого, низкого барьера 17 можно модулировать с помощью внешних смещений.

На фиг.11а показана диаграмма зоны при отсутствии прикладываемого напряжения V_X. Можно заметить, что когда к управляющему электроду 9 не прикладывается напряжение, электрон 20 в узле 1 хранения заряда вынужден туннелировать через всю ширину относительно широкого барьерного компонента 17, если имеется утечка из узла 1, в результате чего утечка заряда сильно подавляется. Однако, когда к электроду 9 прикладывается напряжение, диаграмма энергетической зоны проводимости для барьера 2 изменяется до конфигурации, показанной на фиг.11b, из которой можно заметить, что приложенное напряжение заставляет относительно широкий барьерный компонент 17 образовывать идущий вниз уклон по направлению к узлу 1 хранения заряда, в результате чего электрон 20 вынужден туннелировать только через относительно узкие барьерные компоненты 18 для того, чтобы достичь узла хранения. Таким образом, барьерная конфигурация обеспечивает относительно широкий барьерный компонент 17 для долговременного хранения электронов в узле 1, не требуя приложения крайне высоких напряжений к электроду 9 для того, чтобы заставить электроны туннелировать в узел 1 во время процесса записи.

В слоях 16 гранулы поликристаллического кремния имеют диаметр, у которых почти такой же размер, как толщина. Размер гранул в узле памяти 1 может быть больше, чем размер слоев 16, в результате чего электроны могут устойчиво храниться в узле памяти 1 с целью обеспечения надежного функционирования. В устройстве на фиг.10 узел памяти 1 имеет толщину 5-30 нм и образован из поликристаллического кремния. В модификации узел 1 можно легировать для улучшения стабильности состояний электронов в узле. Из вышеизложенного видно, что при запоминании информации слои 17 поликристаллического кремния образуют области перехода и таким образом увеличивают d_S, тогда как в процессе записи слои 16 не действуют в качестве барьера, а вместо этого устройство обеспечивает градиент потенциала, который ускоряет электроны от электрода 9 по направлению к узлу 1, что способствует быстрой записи электроно