МАШЕВИЧ ПАВЕЛ РОМАНОВИЧ

  ОП ИСА »л Вессс:""-. ç ""ê ÿ Ã ;"6 4 О25 Союз Советских Социалистических республик И3ОБРЕТЕН Ия (Я) Дополнительное к авт. свил-ву(22) Заявлено 22.09.75 (21) 2170455/18-24 е присоединением заявки № (23) Приоритет(51) М. Кл,, Q 06 Р 15/16 Гесудерствеиный хеетет СССР ее делан изабретеей в етхрнтах (53) УДК 681.323 (088.8 ) Опубликовано15.07.79.Бюллетень № 26 Даы опубликования оп...

  ОП HCAH HE ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (51)М. Кл.2 (22) Заявлено 2906,77 (21) 2501719/18-24 (085959) с присоединенИем заявки ¹ G 06 F 3/04 Государственный комитет СССР по делам изобретений и открытий (23) Приоритет Опубликовано 05.05.8(1Бюллетень № 17 Дата опубликования описания 050580 (5...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Сощиалистических Республик

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61)Дополнительное к авт. саид-ву(22) Заявлено 22. 04. 80 (21) 2914695/18-24 с присоединением заявки ¹ (23) ПриоритетОпубликовано 30.10.82. Бюллетень ¹ 40 Союз Советских Соцналнстнческнх Республик «i>970369 f51tМ Nn з G 06 F 9/36 Государственный комитет.СССР по делам изобретений и открытий (S3) УДК 681.325 (088 ° 8) ДатЭ опуб...

  БЛОК ФОРМИРОВАНИЯ СКВОЗНОГО ПЕРЕНОСА В СУММАТОРЕ, содержащий , в каяодом разряде четыре МДПтраиэистора , затвор из которых подключен к входу полусуммы данного разряда, исток - к входу переноса данного разряда, а сток - к вы-, ходу переноса данного разряда, затвор второго МДП-транзистора подключен к входу произведения данного, разряда, исток его - к шине нулевого потенциала блока,...

  ПРОЦЕССОР МИКРОЭВМ, содержащий блок .сверхоперативной памяти , блок микропрограммного управления , интерфейсный блок, регистр состояния процессора и арифметикологический блок, причем первый входвыход арифметико-логического блока соединен с входом-выходом блока сверхоперативной памяти, второй вход-выход - с входом-выходом интерфейсного блока и первым входом блока микропрограммного...

  1. ДИНАМИЧЕСКИЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА Мда-ТРАНЗИСТОРАХ, содержащий транзистор с индуцированным ка налом и логическую транзисторную цепь на транзисторах с индуцированным каналом , затвор каждого из которых соединен с соответствующим информационным входом логической транзисторной цепи, управляющий вход которой соединен с входом первого тактового сигНсша устройства, а выход - с сток...