ЛУКАШЕВИЧ МИХАИЛ ГЕОРГИЕВИЧ

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик К АВТОРСКОМУ СВИДЕТИЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) 3аявленр . 211278 (21) 2701809/18-24 5ЦМ K„ç с присоединением заявки Hо G 06 F 7/00 Государственный квинтет СССР по ACJIRM изобретений н открытий (23).приоритет Опубликовано 150201, ЬюллЕтЕнь Их 6 (5Щ УДК 681. 3 (088.8) Дата опубликования описания...

  Союз Советских Социалистических Республик ОПИСАНИЕ ИЗОБРЕТЕНИЯ < >842787 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ввт. сеид-ву (22) ЗаЯвлено 16,1277 (21) 2556228/18-24 с присоединением заявки ¹ 2556 26 2/18-24 (23) Приоритет Опубликовано 300681 Бюллетень Мо 24 Дата опубликования описания ЗОЯ6,81 (51)М. Кл.з С 06 Р 7/00 Государственный комитет СССР по делам изобретен...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВ ЕТВЛЬСТВУ Союз Советских Соцналистических Республик (61) Дополнительное к ввт. сеид-ву (22) Заявлено 290280 (21) 2891975/18-24 (51) M СЛ с присоединением заявки М(23) Приоритет— G 06 F 11/10 Государственный комитет СССР по делам нзобретений к отарыта Опубликовано 231081. Бюллетень Но 39 Дата опубликования описания 23.10.81 (53) УДК 681.3...

  О П И С А Н И Е ()920710 ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски к Социапистичесиих Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 18. 07. 80 (21) 296134у18-14 с присоединением заявкй РЙ (23) Приоритет Опубликовано 15. 04. 82. Бюллетень № 14 (5l)M, Кл 6 06 F 7/50 Гавудврстекнный камитет СССР нв делам нзебретеиий н открытий (53) УДК 681.325. 5 (08...

  А. М. Романкевич, В. А. Остафин, М. Г. Лукаш и. Ю. А. Яначков (72) Авторы изобретения Киевский ордена Ленина политехнический инсти им. 50-летия Великой Октябрьской социалистич (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВУХ " -РАЗРЯДНЫХ ЧИСЕЛ Изобретение относится к вычислитель ной технике и может быть использованр в арифметических устройствах UBM и устройствах обработки ци...

  КОНТРОЛИРУЕМОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее регистры первого и второго операндов, сумматор , регистр результата и схему сравнения, причем первая и вторая группы информационны : входов устройства соединены с информационными входами регистров первого и вторбго операндов соответственно, выходы которых Соединены с входами операн дов сумматора, управляющий вход устройства сое...

  УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СУММАТОРА, содержащее регистры первого и второго слагаемых, три блока формирования остатка по модулю |Y. , сумматор слагаемых, сумматор остатков , схему сравнения, причем информационные входы регистров первого и второго слагаемых являются соответственно входами первого и второго слагаемых устройства, выходы регистров первого и второго слагаемых соединены с...

  Изобретение относится к области вычислительной техники и может быть использовано в устройствах обработки цифровой информации повышенной надежности. Цель изобретения сокращение объема оборудования. Поставленная задача достигается тем, что, с помощью блока свертки по модулю два складываются значения контрольных разрядов двух операндов и значения результата суммирования с контрольны...

  Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства контроля в цифровых вычислительных машинах. Цель изобретения - повышение достоверности контроля. Устройство содержит две группы информационных входов 1, 2, многовходовой узел сжатия, содержащий группу элементов 4 сжатия, узел 5 суммирования по модулю два, вход 6 синхронизации уст...

  Изобретение относится к вычислительной технике, системам передачи и обработки дискретной информации и может быть использовано для построения устройств контроля информации. Цель изобретения - повышение достоверности контроля. Устройство содержит две группы информационных входов 1,2, две группы пороговых элементов 3,4, две группы элементов И 5,6, два элемента ИЛИ 7,8 три узла суммир...

  Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем высокой надежности. Цель изобретения - повышение достоверности контроля устройства . Блоки свертки по модулю два 6 и 7 контролируют появление сигналов на выходах контролируемого дешифратора 1, соответствующих его четным и нечетным входным кодам. Выходы блоков 6, 7 поступают...