H01L21/768 - с применением межсоединений, используемых для пропускания тока между отдельными компонентами внутри прибора

Способ формирования многоуровневой металлизации интегральных схем

Использование: в технологии изготовления интегральных микросхем и наноструктур различного назначения. Сущность изобретения: способ формирования многоуровневой металлизации интегральных схем включает формирование в исходной пластине с активными областями проводящего рисунка межсоединений по каждому уровню, нанесение межслойных диэлектрических покрытий и формирование межслойных соединений,...

2165114

Способ изготовления устройства полупроводниковой памяти (варианты) и устройство полупроводниковой памяти

Изобретение относится к способу изготовления устройства полупроводниковой памяти, которое является стойким к окислению разрядных шин. Предотвращающий окисление слой, такой как слой нитрида, формируют на разрядных шинах или в контактных отверстиях, чтобы исключить диффузию кислорода в структуру разрядной шины. 4 н. и 23 з.п. ф-лы, 13 ил.Область техникиНастоящее изобретение относится к спос...

2234763

Способ изготовления многоуровневой металлизации интегральных микросхем с пористым диэлектрическим слоем в зазорах между проводниками

Изобретение относится к микроэлектронике. Сущность изобретения: способ изготовления многоуровневых межсоединений интегральных микросхем с пористым диэлектрическим слоем в зазорах между проводниками содержит формирование первого проводящего и первого диэлектрического слоев, формирование отверстий в первом диэлектрическом слое, формирование на поверхности второго проводящего слоя с заполнением отве...

2459313

Подложка панели отображения и панель отображения

Изобретение относится к подложке панели отображения и панели отображения на подложке. Сущность изобретения: подложка панели отображения включает в себя вывод электрода для соединения с внешней схемной платой, выводящую шину, электрически неразрывную по отношению к выводу электрода, межслойную изолирующую пленку, покрывающую выводящую шину, пленку проводящего материала, нанесенную на вывод электро...

2474006

Подложка схемы, дисплейная панель и дисплейное устройство

Изобретение относится к подложке схемы, дисплейной панели и дисплейному устройству. Заявленная подложка схемы имеет подложку, поверх которой располагаются по порядку межсоединение, изолирующая пленка и внешний соединительный контактный вывод. Подложка схемы содержит анизотропную проводящую пленку, имеющую проводящие частицы на внешнем соединительном контактном выводе; и внешний соединительный ко...

2483389

Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k)

Изобретение относится к микроэлектронике. Проблемы медной металлизации при уменьшении нормы проектирования: высокая дефектность структуры медных проводников и электромиграция по границе меди с окружающими диэлектриками; быстрое повышение удельного сопротивления при уменьшении ширины проводников; значительное повышение внутриуровневой емкости предлагается решить в способе изготовления усовершенст...

2486632

Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски

Изобретение относится к технологии изготовления сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений. Способ формирования многоуровневых медных межсоединений СБИС по процессу двойного Дамасцена через двухслойную жесткую маску включает нанесение слоя изолирующего диэлектрика на пластину, в теле которого будут формироваться проводники многоуровневой ме...

2523064

Способ выполнения отверстий с использованием струи текучей среды

Изобретение относится к способу выполнения отверстия в слое материала. Создают первые и вторые адгезивные области на поверхности подложки. Первая область имеет размеры, соответствующие размерам отверстия. Осаждают слой на первые и вторые области. Материал слоя имеет более низкий коэффициент адгезии к первой области, чем коэффициент адгезии ко второй области. Часть слоя, расположенную над первой...

2544715

Способ изготовления многоуровневой медной металлизации с ультранизким значением диэлектрической постоянной внутриуровневой изоляции

Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической пост...

2548523

Устройство с переходными отверстиями в подложке и способ его производства

Изобретение относится к устройству (10) с переходными отверстиями в подложке, содержащему подложку (12), выполненную из материала подложки и имеющую первую поверхность (12а) подложки и вторую поверхность (12b) подложки, противоположную первой поверхности (12а) подложки. Устройство (10) с переходными отверстиями в подложке также содержит множество соседних первых канавок (14), обеспеченных провод...

2603435

Способ формирования системы многоуровневой металлизации на основе вольфрама для высокотемпературных интегральных микросхем

Изобретение относится к области технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем. В способе формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающем операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение с...

2611098

Способ изготовления пластины маски и подложки матрицы

Использование: для изготовления пластины маски и подложки матрицы. Сущность изобретения заключается в том, что пластина маски включает рисунок веерных проводников, имеющий некоторое число линий веерного тиснения, при этом эффективная длина каждой линии веерного тиснения равна, и каждая линия веерного тиснения имеет заданную ширину линии, и каждая из нескольких линий веерного тиснения имеет по мень...

2619817

Способ изготовления сквозных металлизированных микроотверстий в кремниевой подложке

Изобретение относится к области технологии микроэлектроники и может быть использовано при изготовлении 3D-устройств микросистемной техники и полупроводниковых приборов, содержащих в своей структуре металлизированные и/или неметаллизированные сквозные отверстия в кремнии различного функционального назначения. Способ изготовления сквозных металлизированных микроотверстий в кремниевой подложке включа...

2629926

Сохранение перераспределяющих токопроводящих дорожек, имеющих мелкий шаг

Один вариант воплощения изобретения включает в себя полупроводниковый аппарат, содержащий перераспределяющий слой (RDL-слой), включающий в себя рельефную токопроводящую дорожку перераспределяющего слоя, имеющую две боковые стенки перераспределяющего слоя, причем перераспределяющий слой, содержащий материал, выбранный из группы, содержащей Cu (медь) и Au (золото), защитные боковые стенки, непосредс...

2631911

Альтернативные линии заземления для заземления между отверстиями

Использование: для создания структуры заземления. Сущность изобретения заключается в том, что структура заземления включает в себя проходящую по периметру линию заземления, расположенную вдоль периметра матрицы печатающей головки и имеющую северный, южный, восточный и западный сегменты, линию заземления между отверстиями, проходящую от северного сегмента к южному сегменту между двумя отверстиями д...

2652527

H01L21/768 - с применением межсоединений, используемых для пропускания тока между отдельными компонентами внутри прибора

Патенты в этой категории