Способ создания разделительных областей в интегральных схемах

Способ создания разделительных областей в интегральных схемах

Иллюстрации

Показать все

Реферат

 

СООЗ СОВЕТСКИХ СВМОМ .И . Р1..СПУБЛИН рц Н 01 L. 21/265

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 2623094/25 (22) 01.06.78 (ч6) 15.07.92. Бюл. V 26 (72) Н.Н. Герасименко, В.В. Калиников, С. П. Верходанов, B. È. Федченко и С.А. Камбалин (53) 621.382.002 (088.8) . (56) Патент Великобритании

0 . 1203298,. кл. Н 1 К, опублик. 1970, . Патент Великобритании 1 1153462, кл. Н 1 К, опублик. 1969.

Электронная техника, сер. 3, 1976„ вып. 6, с. 93., Изобретение относится к электронной технике, в частности к технологии изготовления кремниевых интегральных схем на основе полевых транзисторов со структурой металл-диэлектрик-.полупроводник (ИДП).

При проектировании и изготовлении пДП-интегральных схем одной из важнейших проблем является создание изоляции отдельных составляющих схему полевых транзисторов друг от друга для иСключения, нарушающих работу схемы, утечек между транзисторами. Появление .. утечек в МДП-интегральных схемах обусловлено образованием паразитных проводящих каналов между транзисторами за счет емкости связи между соединительными проводниками, подводящими питание к полевым транзисторам, и расположенными между транзисторами областями полуЯЛ 70744о А1

2 (54) (57} СПОСОБ СОЗДАНИЯ РАРЯЛИТЕЛЬНЫХ ОБЛАСТЕИ В ИНТЕГРАЛЬНЫХ СХЕМАХ, включающий операции окисления и пассивацйи указанных областей плен-. кой нитрида кремния, о т л и ч а юшийся . тем, что, с целью упрощения технологии и повышения степени интеграцйи, перед нанесением пленки нитрида кремния производят ионное внедрение в окисел элементов III или Ч групп периодической системы с до- зой 10 - 5 ° 1Р " см" з на глубину, не превышающую половину толщины окисла. проводника, над которыми расположены питающие проводники.

Лля исключения паразитных проводящих каналов ИДП-интегральные схемы изготавливают таким образом, чтобы пороговое напряжение образования ин- 4 версионного проводящего канала в раз" деляющих полевые транзисторы облас- »4 тях было больше потенциалов всех ф, соединительных проводников, проходя" фь щих rio изолирующему слою над этими О» областями.

Известен способ создания разделительных областей, включающий операцию формирования толстого слоя диэлектрика.

При увеличении толщины диэлектрика уменьшается величина электрического поля, действующего на носители тока в полупроводнике под соединительными и проводникам и.

7446

Этот способ малоэффективен, так как требует существенного увеличения тохщины изолирующего диэлектрика (до 1-1, 5 мкм), что в свою оче. редь способствует увеличению брака . в производстве интегральных схем за счет разрывов проводящих слоев на ступеньках. такого окисла.

Известен способ создания разделительных областей, включающий операцию, формирования высоколе гированных участков того же Фила проводимости, что и полупроводниковая подложка. .Этот способ требует проведения дополнитеЛьных операций фотолитогра" фии и загонки примеси, что усложняет технологию интегральных схем и также снижает выход годных изделий., Известен также способ создания ..разделительных. областей в интегральных схемах, включающии операции скис" ления и пассивации указанных областей пленкой нитрида кремния.

Гоздание разделительных областей в .этом способе осуществляют анизотроп— ным травлением кремниевой подложки до образования канавок V-образной

Формы, грани которой ориентированы в плоскости (III .

После образования канавок, проводят термическое окисление граней и последующее нанесение на них слоя нитрида кремния. Это позволяет полу- чить пороговое напряжение инверсии полупроводника в разделительной области с V-каНавкой больше по величине, чем в- остальных областях схемы и тем самым уменьшить вероятность обра зования. в этом месте паразитного проводящего канала, .

Однако известный способ изготовления интегральных схем в свою очередь обладает рядом существенных недостатков.

1. Сло>нность практического осуществления, заключающаяся в необ-ходииости, во-первых, прецизионной . ориентации граней кристалла схемы, относительно кристаллографических осей полупроводниковой подложки, во" вторых, учета в топологии схемы всех возможных мест паразитной инверсии для расположения в этих местах разделительных V-канавок;

2. Низкой степенью интеграции изготавливаемых схем, которая обусловлена использованием большей части полезной площади кристалла V-образными разделительными канавками с учетом допусков на проведение операций фотолитографии и анизотропного травления.

Целью изобретения является yriрощение технологии и повышение степени интеграции.

1Q Цель достигается тем, что .перед нанесением пленки нитрида кремния производят ионное внедрение в окисел элементов III или .V групп периодичес" кой системы с дозой 10 - 5 10 см 2

15 на глубину, не превышающую половину толщины окисла °

В основу изобретения положеноследующее физическое .явление. Введение в приповерхностный слой окисла кремния ионов элементов III или V групп периодической системы приводит при .последуюцем осаждении пленки нитрида кремния к образованию на мекфазной границе Я О вЂ” Si t заряженного слоя, в состав которого входят ю мслекулярные комплексы, образованные за счет взаимодействия внедренных ионов и комгонентов окисла кремния.

Возможность такого взаимодействия

30 обусловлена, с одной стороны тем, что элементы ЕЕЕ.или 7 периодической системь1 сами являются стеклообразова.телями и по тому легко встраиваются в структуру SiO с образованием хи- мических связей, с другой стороны "; наличием в облученном слое двуокиси: кремния радиационных дефектов, облегчающих перестройку решетки Si0<.

Образование таким образом на меж40 фазной границе SiA — Я1 Л заряженного слоя приводит к увеличению . порогового напряжения ИДП-структуры.

При этом пороговое напряжение инверсии полупроводника в облученных o6- ластях увеличивается, тем больше, чем выше заряд слоя, содержащего молекулярные комплексы, который в свою очередь пропорционален дозе внедрения ионов. Диапазон изменения дозы облучения и толщины облучейного слоя определены экспериментально.

Пример. Производят опробование способа на тестовых ИДП-структурах, моделирующих разделительные области интегральных схем. Тестовые структуры изготавливают на кремниевых подложках и-типа с удельным соп ротивлением 7,5 ом см, ориентирован- ных в плоскости (100), путем из окисР!

Редактор О. Рркова

TåxpeÀ М.Иоргеятап

КоРРектоР Н. Кешеля

Заказ 2821 Тираи Годписное

ВЫКИПИ Государственного комитета по. изобретениям и открытиям при ГКНТ СССР

11303з, Москва, Ж-3 S, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

6 ления при 1100оС до толщины 0,8 мкм. Распределения ионов проникал глубже, Облучение слоя окисла производят иона- чем на половину толцины слоя SiO< ми бора с энергией 50 кэр или c -l Приведенные данные типичны, анара с энергией 150 кэВ. Дозу облуче- логичные результаты получены и для ния изменяли от 10 до 8.10 см- ." других ионов III и 7 групп: алюминия

1Э

После облучения наносили последова- азота, мышьяка, сурьмы, индия. тельно слой нитрида кремния толщиной Предлагаемый способ позволяет

700 Д методом газотранспортных реак- устранить физические и технологичес= ций при 870 С и алюминиевые контак- 1п .кие ограничения, -характерные для ты, - . . . " известного способа. Действительно

У изготовленных таким образом . способ пРост в практическом осуществИЛП-структур измеряют пороговое нап- лении, поскольку не требует проведеряжение инверсии йроводимости и срав-. ния каких-либо дополнительных пренивают era с пороговым напряжением 15 цизионных операций (Фотолитография, необлученных ионами структур, . селективное травление). Способ позвоИинимальная доза внедрения ионов, ляет полностью исключить паразитные обеспечивающая увеличение порогово- утечки в ИДП интегральных схемах, го напряжения разделительных облас" поскольку обеспечивает получение вы.. тей до значений, сравнимых с прототи- 20 соких пороговых напряжений (30пом (-30 В), составляет 5,10 + 40 В) в разделительных областях лю+1,10 6 см- . Пределы дозы облучения бой конфигурации и размеров, что суобусловлены тем, что при дальнейшем щественно упрощает технологию инее увеличении выше 5,10 см 2 ухуд- тегральных схем и позволяет повысить

<6 шаются диэлектрические овойства Sio 25 плотность компоновки элементов схемы (появление утечек), а при уменьшении в 1,2 Раза за счет полезного испольниже 1,10 см=2 появляется паразит- зования той площади. разделительных ный полевой эффект (утечка между областей, которая в известном сподвумя МЛП-транзисторами). Аналогич- . cobe затрачивалась для изготовления ный эффект деградации SiA наблюдал- Зд V-канавок (до 10-15Ф от всей площади ся и в том случае, когда профиль кристалла схемы).