ШАБАДАШ ВАЛЕРИЙ ВИКТОРОВИЧ
Изобретатель ШАБАДАШ ВАЛЕРИЙ ВИКТОРОВИЧ является автором следующих патентов:
![Оперативное запоминающее устройство Оперативное запоминающее устройство](https://img.patentdb.ru/i/200x200/65634229cbaf1b8d84d72c07e510fe09.jpg)
Оперативное запоминающее устройство
Изобретение относится к области вычислительной техники и может быть использовано при построении запоминающих устройств в вычислительных системах обработки массивов данных. Целью изобретения является повышение быстродействия устройства . Устройство содержит регистр, блоки преобразования адреса, адресные коммутаторы, коммутатор входных данных, регистр входных данных, коммутаторы вы...
1264240![Устройство для суммирования двух чисел с плавающей запятой Устройство для суммирования двух чисел с плавающей запятой](https://img.patentdb.ru/i/200x200/d7f93e5b7829101df1253a1169edccba.jpg)
Устройство для суммирования двух чисел с плавающей запятой
Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в устройство для суммирования двух чисел с плавающей запятой, содержащее первый 1 и второй 2 регистры , блок 8 нормализации, два вычита...
1290300![Устройство для контроля по модулю @ умножения матриц чисел Устройство для контроля по модулю @ умножения матриц чисел](https://img.patentdb.ru/i/200x200/ff19ea10c2ebf38ca63c03151e72c96d.jpg)
Устройство для контроля по модулю @ умножения матриц чисел
Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля ЦВМ. Целью изобретения является повышение достоверности Контроля . Устройство содержит две группы 1, 2 регистров, группу 3 блоков умножения , два узла 4, 5 свертки по модулю т, три сумматора 6-8 по модулю т, п групп 9 узлов свертки по модулю т, группу 10 сумматоров по модул...
1297053![Запоминающее устройство Запоминающее устройство](https://img.patentdb.ru/i/200x200/44d3403c916dd847dc91d70ae70f8fe5.jpg)
Запоминающее устройство
Изобретение относится к вычислительной технике, а именно к запоминающим устройствам , и может быть использовано для организации задержки и перестановки данных . Цель изобретения - упрощение устройства . Устройство содержит блок 1 синхронизации , регистр 2, счетчик 3 адресов, сумматор 4 по модулю два, элемент И 5, блок 6 памяти, регистр 7, коммутатор 8, регистр 9, информационный в...
1319077![Устройство для контроля по модулю @ =2 @ -1 умножения матриц чисел Устройство для контроля по модулю @ =2 @ -1 умножения матриц чисел](https://img.patentdb.ru/i/200x200/491cc465eb5492998e098cc9c63c39f9.jpg)
Устройство для контроля по модулю @ =2 @ -1 умножения матриц чисел
Изобретение относится к вычислительной технике и может быть использовано при построении, аппаратуры контроля и диагностики арифметических устройств.. Цель изобретения - расширение диагностических возможностей устройства. Устройство содержит п групп узлов свертки.п& модулю m множимого , k групп узлов свертки по модуЛю m цножителя, п групп узлов свертки по модулю m произвед...
1339565![Устройство для задержки цифровой информации Устройство для задержки цифровой информации](https://img.patentdb.ru/i/200x200/493d97eb6943485660b004ffa129c955.jpg)
Устройство для задержки цифровой информации
Изобретение относится к вычислительной технике и может быть использовано для задержки цифровой информации. Целью изобретения является снижение максимально возможной суммарной погрешности задерживаемого массива в случае отказа любого разряда накопителя. Устройство содержит входной коммутатор 1, накопитель 2, счетчик 3 адреса, регистр 4 сигналов задержки , регистр 5 информации и вы...
1383322![Запоминающее устройство с диагональной адресацией Запоминающее устройство с диагональной адресацией](https://img.patentdb.ru/i/200x200/00fecce53f1dd20adee4485efdf5ea80.jpg)
Запоминающее устройство с диагональной адресацией
Изобретение относится к вычислительной технике и может быть использовано в качестве оперативной памяти ортогональной ЭВМ. Целью изобретения является расширение функциональных возможностей устройства за счет варьирования кода начала считываемого разрядного столбца данных. Устройство содержит m блоков 3 памяти , m сумматоров 1, регистр 4 вводавывода и m коммутаторов адреса 2. Цель...
1399819![Устройство для задержки цифровой информации с самоконтролем Устройство для задержки цифровой информации с самоконтролем](https://img.patentdb.ru/i/200x200/8e68d72e3fcfeeb4c8fa9cbdc5751677.jpg)
Устройство для задержки цифровой информации с самоконтролем
Изобретение относится к области вычислительной техники и может быть использовано в линиях задержки цифровой информации. Цель изобретения - повышение надежности устройства путем исправления многократных ошибок задерживаемых информационных слов, отстоящих друг от друга не менее чем на m тактов задержки (т - разря ность информационного слова). Устройство содержит регистры 1-3 и 7-10...
1429174![Устройство для возведения в квадрат Устройство для возведения в квадрат](https://img.patentdb.ru/i/200x200/b74dd29ba94d631dac2911c8ff4eb61e.jpg)
Устройство для возведения в квадрат
Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ. Устройство содержит регистр операнда 1, в который вдвигаются разряды операнда, регистр управления 2, формирующий совместно с элементами И-НЕ групп 1 и 2 сигналы, ограничивающие последовательность разрядов операнда на выходах регистра 1 посредством элементов И групп 3...
1552179![Устройство для задержки цифровой информации с самоконтролем Устройство для задержки цифровой информации с самоконтролем](https://img.patentdb.ru/i/200x200/44a7d3ad8719ccff6fad919c1c3f8635.jpg)
Устройство для задержки цифровой информации с самоконтролем
Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации с повышенной надежностью. Цель изобретения - повышение надежности. Это достигается тем, что в устройство, содержащее блок 3 управляемой задержки, первые триггер 1 и сумматор 2 по модулю два, вторые триггер 4 и сумматор 6 по модулю два, схему 6 сравнения, триггер 8 контрол...
1606969![Устройство для операций с комплексными числами Устройство для операций с комплексными числами](https://img.patentdb.ru/i/200x200/e9e4ee90aab852d3481541b2c133f6b8.jpg)
Устройство для операций с комплексными числами
Изобретение относится к вычислительной технике и позволяет вычислить произведение комплексных чисел A и B, описываемых тремя составляющими A<SB POS="POST">1</SB>, A<SB POS="POST">2</SB>, A<SB POS="POST">3</SB> и B<SB POS="POST">1</SB>, B<SB POS="POST">2</SB>, B<SB POS="POST">3</SB> соответственно. Результат ум...
1617435![Устройство для операций с комплексными числами Устройство для операций с комплексными числами](https://img.patentdb.ru/i/200x200/1a6c1939d0f36df0615e58427fe34b70.jpg)
Устройство для операций с комплексными числами
Изобретение относится к вычислительной технике и позволяет вычислить произведение комплексных чисел A и B, описываемых тремя составляющими A<SB POS="POST">1</SB>, A<SB POS="POST">2</SB>, A<SB POS="POST">3</SB> и B<SB POS="POST">1</SB>, B<SB POS="POST">2</SB>, B<SB POS="POST">3</SB> соответственно. Результат ум...
1617436![Устройство для контроля по модулю три умножения чисел Устройство для контроля по модулю три умножения чисел](https://img.patentdb.ru/i/200x200/683e8ffdcd9b20029072c4a93805a325.jpg)
Устройство для контроля по модулю три умножения чисел
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении арифметических блоков с повышенной достоверностью функционирования. Цель изобретения - расширение области применения устройства. Устройство содержит узлы 1 - 9 свертки по модулю три, одноразрядные сумматоры 10 - 12, узлы 13 - 15 сложения по модулю три, узел 16 умножения по модулю т...
1665378