ЗУБЕНКО ИВАН ФЕДОРОВИЧ

  Союз Советских Социйлистицеских P gПУоЛHH ОПЙСАНЙЕ ИЗОБРЕТЕН Ия 631918 (61) Дополнительное к ввт. свил-ву (22) Заявя="но 08 0q 7 (21)2 782 д7у18 2д присоедиид вием звявки ¹ 2 (51) М. Кл (06 Р 7/38 Гесудзувт .-дил ива!гт Гаввт:". Миинстраз СИ gg дордп рдЯпртщу, (Лт) ПрйоритЕт (431 Опубликовано 08.11.78люллетень % яЦ (s одноразрядные сумматоры, последовательно соединенные межр...

  682903 Социалистических Республик ЛЗОЬЕЕтЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к RBT. свид-ву— (22) Заявлено 13.07.77 (21) 2506823/18-24 е арисоединением заявки ¹â€” (23) Приоритет— (43) Опубликовано 30.08.79. Бюллетень ¹ 32 (45) Дата опубликования описания 31.08.79 (51) М. Кл.2 6 06 Г 15/32 Государственный комитет (53) УДК 681.14 (088.8) по делам изобретений...

  Союз Советскик Социалистических Республик (ii;699521 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6 l ) Дополнительное к авт. свид-ву (5))M. Кл. G 06 F 7/38 (22) Заявлено 30.03.78 (21) 2596629/18-24 с присоединением заявки ЖГасударственный вафатет СССР па делан нзабретеней и атнрытнй (23)Приоритет(53) УДК 681.325 (088.8) Опубликовано 25.11.79 Бюллетень F43 Дата опубликования описания 28.11...

  О П И C А Н И Е (»)7144{)5 ИЗОБРЕТЕНИЯ Союз Советсник Социалистических Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву {22) Заявлено 07.06.77 (21) 2492857/18 24 с присоединением заявки,% (23) Приоритет — (51) М. Кл. G 06 F 15/32 65еуйерстееннЫ камнтет СССР ав ленам нзебретеннй н етнрытнй (5З) ЛK 681.325 (088.8) Опубликовано 05,02.80. Бюллетень J%...

  ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕПЛЬ ТВУ Союз Советских Социалистических Республик (n>807317 f©% (61) Дополнительное к авт. свид-ву р )м. к. (22) Заявлено 09,1078 (23) 2672502/18-24 G 06 F 15/324 с присоединением заявки ¹ (23) Приоритет Государственный комитет СССР по делам изобретений и открытий Опубликовано 230281. Бюллетень М 7 (53) УДК 681. 14 (088. 8) Дата опубли...

  Союэ Советскик Социалистыческии Республик ОП ИСАНИЕ 888104 ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свил-ву (22)-заявлено 280380 (21) 2900442/18-24 с присоединением заявки М (23) Приоритет Опубликовано 0 7.1281. Бюллетень № 45 дата опубликования описания 07-1281 (51)М. Кл. G 06 F 5/(1? твщдарстаанный комитет по делам нзабретеннй (53) УДК681. 32...

  (iii 926612 Союз Советски и Социалистическик 1аеслублик (61) Дополнительное к авт, с вид-ву (22)Заявлено 14.04.80 (21) 2911692/18-09 с присоединением заявки 34 (23)Приоритет(51) М. Кл. G 01 S 15/96 9кударотеаииый комитет СССР ио делам изобретений и открытий (53) УДК 621.396..96(088.8) Опубликовано 07 05.82. Бюллетень М 17 Дата опубликования описания 07.05.82 хозя и ст ва (5...

  ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ, содержащий суммирующие тетрады, каждая из которых состоит из многовходовых одноразрядных сумматоров, входы i-го ((n-l) многовходового одноразрядного сумматора, где п - число разрядов входного кода, соединены с разрядными входами преобразователя, двоичные весовые эквиваленты которых содержат единицу в 2-м разряде, отличающийся т...

  Изобретение относится к области вычислительной техники и позволяет осуществлять одновременное вычисление функций вида сб Ь/(с - ау) и 6 (f+a(f) / (c+av). Матричный вычислитель содержит две группы сумматоров и три группы блоков сумматоров-вычитателей . Функциональные структуры для вычисления калодого разряда функций ot и В однородны между собой и имеют связи только с ближайшими со...

  Изобретение относится к вычислительной технике и может быть использовано для построения однородных матричных процессоров. Цель изобретения - повышение однородности структуры матричных процессоров и расширение функциональных возможностей за счет вычисления полиномов произвольных степеней. С этой целью в ячейке матричного процессора, содержащей три сумматора и сумматор-вычитатель, и...

  Устройство для вычисления матриц, содержащее матрицу N,M блоков сумматора, причем выход I-го сумматора (I=1,M-1) дключен к входу первого слагаемого (I+1) сумматора, выход M-го сумматора блока сумматоров K-й (K-1,M)-строки J-го (J=1,N-1) столбца матрицы подключен со сдвигом на один разряд в сторону старших разрядов к входу первого слагаемого первого сумматора блока сумматоров (J+1)...

  Изобретение относится к вычислительной технике и, в частности, к многопроцессорным вычислительным системам. Цель изобретения - увеличение быстродействия за счет упрощения межпроцессорного обмена. Матричная вычислительная система содержит матрицу вычислительных устройств и запоминающих устройств размеров N<SP POS="POST">.</SP>N. В узлах главной диагонали матрицы находят...